Lines Matching refs:SET_BIT32
91 SET_BIT32(CBUS, PAD_PULL_UP_EN_REG1, 0, 2, 21);
92 SET_BIT32(CBUS, PAD_PULL_UP_REG1, 0, 2, 21);
93 SET_BIT32(CBUS, P_PREG_PAD_GPIO1_EN_N, 3, 2, 21);
94 SET_BIT32(CBUS, PERIPHS_PIN_MUX_6, 3, 2, 29);
97 SET_BIT32(HHI, HHI_HDMI_CLK_CNTL, 0x0100, 16, 0);
100 SET_BIT32(HHI, HHI_GCLK_MPEG2, 1, 1, 4);
103 SET_BIT32(HHI, HHI_MEM_PD_REG0, 0, 8, 8);
117 SET_BIT32(HDMITX, 0x8, 1, 1, 15);
118 SET_BIT32(HDMITX, 0x18, 1, 1, 15);
386 SET_BIT32(VPU, VPU_ENCP_VIDEO_MODE, 1, 1, 14); // DE Signal polarity
456 SET_BIT32(VPU, VPU_HDMI_SETTING, 1, 1, 8);
460 SET_BIT32(VPU, VPU_HDMI_SETTING, 2, 2, 0);
718 SET_BIT32(HHI, HHI_HDMI_PHY_CNTL1, 0x0390, 16, 16);
719 SET_BIT32(HHI, HHI_HDMI_PHY_CNTL1, 0x0, 4, 0);
721 SET_BIT32(HHI, HHI_HDMI_PHY_CNTL1, 0xf, 4, 0);
723 SET_BIT32(HHI, HHI_HDMI_PHY_CNTL1, 0xe, 4, 0);
725 SET_BIT32(HHI, HHI_HDMI_PHY_CNTL1, 0xf, 4, 0);
727 SET_BIT32(HHI, HHI_HDMI_PHY_CNTL1, 0xe, 4, 0);
758 SET_BIT32(VPU, VPU_ENCP_VIDEO_MODE_ADV, 0, 1, 3);
797 SET_BIT32(VPU, VPU_ENCP_VIDEO_MODE_ADV, 1, 1, 0);
847 SET_BIT32(VPU, VPU_HDMI_FMT_CTRL, 0, 1, 4);
848 SET_BIT32(VPU, VPU_HDMI_FMT_CTRL, 1, 1, 10);
849 SET_BIT32(VPU, VPU_HDMI_DITH_CNTL, 1, 1, 4);
850 SET_BIT32(VPU, VPU_HDMI_DITH_CNTL, 0, 2, 2);
855 SET_BIT32(VPU, VPU_HDMI_SETTING, 0, 2, 0); // disable hdmi source
856 SET_BIT32(VPU, VPU_HDMI_SETTING, 0, 4, 8); // why???
860 SET_BIT32(VPU, VPU_HDMI_SETTING, regval, 4, 8); // why???
862 SET_BIT32(VPU, VPU_HDMI_SETTING, 2, 2, 0); // select encp data to hdmi