uart/pl011/uart.c

43 static vaddr_t uart_base = 0;
63     UARTREG(uart_base, UART_IMSC) &= ~(1<<5);
68     UARTREG(uart_base, UART_IMSC) |= (1<<5);
74     uint32_t isr = UARTREG(uart_base, UART_TMIS);
78         while ((UARTREG(uart_base, UART_FR) & (1<<4)) == 0) {
81                 UARTREG(uart_base, UART_IMSC) &= ~((1<<4)|(1<<6)); // !rxim
85             char c = UARTREG(uart_base, UART_DR);
111     UARTREG(uart_base, UART_ICR) = 0x3ff;
114     UARTREG(uart_base, UART_IFLS) = 0; // 1/8 rxfifo, 1/8 txfifo
117     UARTREG(uart_base, UART_IMSC) = (1 << 4 ) |  //  rxim
121     UARTREG(uart_base, UART_CR) |= (1<<9); // rxen
139         UARTREG(uart_base, UART_IMSC) |= ((1<<4)|(1<<6)); // rxim
150     while (UARTREG(uart_base, UART_FR) & (1<<5))
152     UARTREG(uart_base, UART_DR) = c;
159     if ((UARTREG(uart_base, UART_FR) & (1<<4)) == 0) {
160         return UARTREG(uart_base, UART_DR);
177         while (UARTREG(uart_base, UART_FR) & (1<<5)) {
191             UARTREG(uart_base, UART_DR) = '\r';
194             UARTREG(uart_base, UART_DR) = *str++;
219     uart_base = periph_paddr_to_vaddr(driver->mmio_phys);
220     ASSERT(uart_base);
223     UARTREG(uart_base, UART_CR) = (1<<8)|(1<<0); // tx_enable, uarten