Lines Matching refs:BIT
16 #define B_BAC_EQ_SEL BIT(5)
18 #define B_PCIE_BIT_PSAVE BIT(15)
20 #define B_PCIE_BIT_PINOUT_DIS BIT(3)
25 #define B_PCIE_BIT_RD_SEL BIT(2)
35 #define B_AX_CLK_CALIB_EN BIT(12)
36 #define B_AX_CALIB_EN BIT(13)
41 #define B_AX_DBI_RFLAG BIT(17)
42 #define B_AX_DBI_WFLAG BIT(16)
52 #define B_AX_CMAC_EXIT_L1_EN BIT(7)
53 #define B_AX_DMAC0_EXIT_L1_EN BIT(6)
54 #define B_AX_SEL_XFER_PENDING BIT(3)
55 #define B_AX_SEL_REQ_ENTR_L1 BIT(2)
56 #define B_AX_SEL_REQ_EXIT_L1 BIT(0)
59 #define B_AX_ASPM_CTRL_L1 BIT(17)
60 #define B_AX_ASPM_CTRL_L0 BIT(16)
62 #define B_AX_XFER_PENDING_FW BIT(11)
63 #define B_AX_XFER_PENDING BIT(10)
64 #define B_AX_REQ_EXIT_L1 BIT(9)
65 #define B_AX_REQ_ENTR_L1 BIT(8)
66 #define B_AX_L1SUB_DISABLE BIT(0)
69 #define B_AX_CLK_REQ_N BIT(1)
72 #define B_AX_BG_CLR_ASYNC_M3 BIT(4)
75 #define B_AX_CLK_REQ_SEL_OPT BIT(1)
76 #define B_AX_CLK_REQ_SEL BIT(0)
79 #define B_AX_PCIE_IO_RCY_P_M1 BIT(5)
80 #define B_AX_PCIE_IO_RCY_WDT_P_M1 BIT(4)
81 #define B_AX_PCIE_IO_RCY_WDT_MODE_M1 BIT(3)
82 #define B_AX_PCIE_IO_RCY_TRIG_M1 BIT(0)
88 #define B_AX_PCIE_IO_RCY_P_M2 BIT(5)
89 #define B_AX_PCIE_IO_RCY_WDT_P_M2 BIT(4)
90 #define B_AX_PCIE_IO_RCY_WDT_MODE_M2 BIT(3)
91 #define B_AX_PCIE_IO_RCY_TRIG_M2 BIT(0)
97 #define B_AX_PCIE_IO_RCY_P_E0 BIT(5)
98 #define B_AX_PCIE_IO_RCY_WDT_P_E0 BIT(4)
99 #define B_AX_PCIE_IO_RCY_WDT_MODE_E0 BIT(3)
100 #define B_AX_PCIE_IO_RCY_TRIG_E0 BIT(0)
106 #define B_AX_PCIE_IO_RCY_RP_S1 BIT(7)
107 #define B_AX_PCIE_IO_RCY_WP_S1 BIT(6)
108 #define B_AX_PCIE_IO_RCY_WDT_RP_S1 BIT(5)
109 #define B_AX_PCIE_IO_RCY_WDT_WP_S1 BIT(4)
110 #define B_AX_PCIE_IO_RCY_WDT_MODE_S1 BIT(3)
111 #define B_AX_PCIE_IO_RCY_RTRIG_S1 BIT(1)
112 #define B_AX_PCIE_IO_RCY_WTRIG_S1 BIT(0)
127 #define B_AX_WDT_TIMEOUT_INT_EN BIT(22)
128 #define B_AX_HALT_C2H_INT_EN BIT(21)
132 #define B_AX_GPIO18_INT_EN BIT(2)
133 #define B_AX_GPIO17_INT_EN BIT(1)
134 #define B_AX_GPIO16_INT_EN BIT(0)
137 #define B_AX_GPIO18_INT BIT(2)
138 #define B_AX_GPIO17_INT BIT(1)
139 #define B_AX_GPIO16_INT BIT(0)
143 #define B_AX_MDIO_RFLAG BIT(9)
144 #define B_AX_MDIO_WFLAG BIT(8)
149 #define B_AX_HC00ISR_IND_INT_EN BIT(27)
150 #define B_AX_HD1ISR_IND_INT_EN BIT(26)
151 #define B_AX_HD0ISR_IND_INT_EN BIT(25)
152 #define B_AX_HS0ISR_IND_INT_EN BIT(24)
153 #define B_AX_HS0ISR_IND_INT_EN_WKARND BIT(23)
154 #define B_AX_RETRAIN_INT_EN BIT(21)
155 #define B_AX_RPQBD_FULL_INT_EN BIT(20)
156 #define B_AX_RDU_INT_EN BIT(19)
157 #define B_AX_RXDMA_STUCK_INT_EN BIT(18)
158 #define B_AX_TXDMA_STUCK_INT_EN BIT(17)
159 #define B_AX_PCIE_HOTRST_INT_EN BIT(16)
160 #define B_AX_PCIE_FLR_INT_EN BIT(15)
161 #define B_AX_PCIE_PERST_INT_EN BIT(14)
162 #define B_AX_TXDMA_CH12_INT_EN BIT(13)
163 #define B_AX_TXDMA_CH9_INT_EN BIT(12)
164 #define B_AX_TXDMA_CH8_INT_EN BIT(11)
165 #define B_AX_TXDMA_ACH7_INT_EN BIT(10)
166 #define B_AX_TXDMA_ACH6_INT_EN BIT(9)
167 #define B_AX_TXDMA_ACH5_INT_EN BIT(8)
168 #define B_AX_TXDMA_ACH4_INT_EN BIT(7)
169 #define B_AX_TXDMA_ACH3_INT_EN BIT(6)
170 #define B_AX_TXDMA_ACH2_INT_EN BIT(5)
171 #define B_AX_TXDMA_ACH1_INT_EN BIT(4)
172 #define B_AX_TXDMA_ACH0_INT_EN BIT(3)
173 #define B_AX_RPQDMA_INT_EN BIT(2)
174 #define B_AX_RXP1DMA_INT_EN BIT(1)
175 #define B_AX_RXDMA_INT_EN BIT(0)
179 #define B_AX_HC00ISR_IND_INT BIT(27)
180 #define B_AX_HD1ISR_IND_INT BIT(26)
181 #define B_AX_HD0ISR_IND_INT BIT(25)
182 #define B_AX_HS0ISR_IND_INT BIT(24)
183 #define B_AX_RETRAIN_INT BIT(21)
184 #define B_AX_RPQBD_FULL_INT BIT(20)
185 #define B_AX_RDU_INT BIT(19)
186 #define B_AX_RXDMA_STUCK_INT BIT(18)
187 #define B_AX_TXDMA_STUCK_INT BIT(17)
188 #define B_AX_PCIE_HOTRST_INT BIT(16)
189 #define B_AX_PCIE_FLR_INT BIT(15)
190 #define B_AX_PCIE_PERST_INT BIT(14)
191 #define B_AX_TXDMA_CH12_INT BIT(13)
192 #define B_AX_TXDMA_CH9_INT BIT(12)
193 #define B_AX_TXDMA_CH8_INT BIT(11)
194 #define B_AX_TXDMA_ACH7_INT BIT(10)
195 #define B_AX_TXDMA_ACH6_INT BIT(9)
196 #define B_AX_TXDMA_ACH5_INT BIT(8)
197 #define B_AX_TXDMA_ACH4_INT BIT(7)
198 #define B_AX_TXDMA_ACH3_INT BIT(6)
199 #define B_AX_TXDMA_ACH2_INT BIT(5)
200 #define B_AX_TXDMA_ACH1_INT BIT(4)
201 #define B_AX_TXDMA_ACH0_INT BIT(3)
202 #define B_AX_RPQDMA_INT BIT(2)
203 #define B_AX_RXP1DMA_INT BIT(1)
204 #define B_AX_RXDMA_INT BIT(0)
207 #define B_AX_TXBD_LEN0_ERR_IDCT_MSK BIT(3)
208 #define B_AX_TXBD_4KBOUND_ERR_IDCT_MSK BIT(2)
209 #define B_AX_RXMDA_STUCK_IDCT_MSK BIT(1)
210 #define B_AX_TXMDA_STUCK_IDCT_MSK BIT(0)
213 #define B_AX_TXBD_LEN0_ERR_IDCT BIT(3)
214 #define B_AX_TXBD_4KBOUND_ERR_IDCT BIT(2)
215 #define B_AX_RXMDA_STUCK_IDCT BIT(1)
216 #define B_AX_TXMDA_STUCK_IDCT BIT(0)
219 #define B_AX_TXDMA_CH11_INT_EN_V1 BIT(1)
220 #define B_AX_TXDMA_CH10_INT_EN_V1 BIT(0)
223 #define B_AX_HC10ISR_IND_INT_EN BIT(28)
224 #define B_AX_TXDMA_CH11_INT_EN BIT(12)
225 #define B_AX_TXDMA_CH10_INT_EN BIT(11)
228 #define B_AX_HC10ISR_IND_INT BIT(28)
229 #define B_AX_TXDMA_CH11_INT BIT(12)
230 #define B_AX_TXDMA_CH10_INT BIT(11)
233 #define B_AX_HCI_AXIDMA_INT_EN BIT(29)
234 #define B_AX_HC00ISR_IND_INT_EN_V1 BIT(28)
235 #define B_AX_HD1ISR_IND_INT_EN_V1 BIT(27)
236 #define B_AX_HD0ISR_IND_INT_EN_V1 BIT(26)
237 #define B_AX_HS1ISR_IND_INT_EN BIT(25)
238 #define B_AX_PCIE_DBG_STE_INT_EN BIT(13)
241 #define B_AX_HCI_AXIDMA_INT BIT(29)
242 #define B_AX_HC00ISR_IND_INT_V1 BIT(28)
243 #define B_AX_HD1ISR_IND_INT_V1 BIT(27)
244 #define B_AX_HD0ISR_IND_INT_V1 BIT(26)
245 #define B_AX_HS1ISR_IND_INT BIT(25)
246 #define B_AX_PCIE_DBG_STE_INT BIT(13)
393 #define B_AX_PCIE_RXRST_KEEP_REG BIT(23)
394 #define B_AX_PCIE_TXRST_KEEP_REG BIT(22)
395 #define B_AX_PCIE_PERST_KEEP_REG BIT(21)
396 #define B_AX_PCIE_FLR_KEEP_REG BIT(20)
397 #define B_AX_PCIE_TRAIN_KEEP_REG BIT(19)
398 #define B_AX_RXBD_MODE BIT(18)
400 #define B_AX_RXHCI_EN BIT(13)
401 #define B_AX_LATENCY_CONTROL BIT(12)
402 #define B_AX_TXHCI_EN BIT(11)
404 #define B_AX_TX_TRUNC_MODE BIT(5)
405 #define B_AX_RX_TRUNC_MODE BIT(4)
406 #define B_AX_RST_BDRAM BIT(3)
407 #define B_AX_DIS_RXDMA_PRE BIT(2)
413 #define B_AX_STOP_PCIEIO BIT(20)
414 #define B_AX_STOP_WPDMA BIT(19)
415 #define B_AX_STOP_CH12 BIT(18)
416 #define B_AX_STOP_CH9 BIT(17)
417 #define B_AX_STOP_CH8 BIT(16)
418 #define B_AX_STOP_ACH7 BIT(15)
419 #define B_AX_STOP_ACH6 BIT(14)
420 #define B_AX_STOP_ACH5 BIT(13)
421 #define B_AX_STOP_ACH4 BIT(12)
422 #define B_AX_STOP_ACH3 BIT(11)
423 #define B_AX_STOP_ACH2 BIT(10)
424 #define B_AX_STOP_ACH1 BIT(9)
425 #define B_AX_STOP_ACH0 BIT(8)
426 #define B_AX_STOP_RPQ BIT(1)
427 #define B_AX_STOP_RXQ BIT(0)
441 #define B_AX_STOP_CH11 BIT(1)
442 #define B_AX_STOP_CH10 BIT(0)
446 #define B_AX_CLR_CH12_IDX BIT(10)
447 #define B_AX_CLR_CH9_IDX BIT(9)
448 #define B_AX_CLR_CH8_IDX BIT(8)
449 #define B_AX_CLR_ACH7_IDX BIT(7)
450 #define B_AX_CLR_ACH6_IDX BIT(6)
451 #define B_AX_CLR_ACH5_IDX BIT(5)
452 #define B_AX_CLR_ACH4_IDX BIT(4)
453 #define B_AX_CLR_ACH3_IDX BIT(3)
454 #define B_AX_CLR_ACH2_IDX BIT(2)
455 #define B_AX_CLR_ACH1_IDX BIT(1)
456 #define B_AX_CLR_ACH0_IDX BIT(0)
460 #define B_AX_CLR_RPQ_IDX BIT(1)
461 #define B_AX_CLR_RXQ_IDX BIT(0)
465 #define B_AX_CLR_CH11_IDX BIT(1)
466 #define B_AX_CLR_CH10_IDX BIT(0)
470 #define B_AX_PCIEIO_RX_BUSY BIT(22)
471 #define B_AX_PCIEIO_TX_BUSY BIT(21)
472 #define B_AX_PCIEIO_BUSY BIT(20)
473 #define B_AX_WPDMA_BUSY BIT(19)
474 #define B_AX_CH12_BUSY BIT(18)
475 #define B_AX_CH9_BUSY BIT(17)
476 #define B_AX_CH8_BUSY BIT(16)
477 #define B_AX_ACH7_BUSY BIT(15)
478 #define B_AX_ACH6_BUSY BIT(14)
479 #define B_AX_ACH5_BUSY BIT(13)
480 #define B_AX_ACH4_BUSY BIT(12)
481 #define B_AX_ACH3_BUSY BIT(11)
482 #define B_AX_ACH2_BUSY BIT(10)
483 #define B_AX_ACH1_BUSY BIT(9)
484 #define B_AX_ACH0_BUSY BIT(8)
485 #define B_AX_RPQ_BUSY BIT(1)
486 #define B_AX_RXQ_BUSY BIT(0)
496 #define B_AX_CH11_BUSY BIT(1)
497 #define B_AX_CH10_BUSY BIT(0)
506 #define B_AX_L1OFF_PWR_OFF_EN BIT(5)
509 #define B_AX_RXMIT_RXP2_SEL BIT(19)
510 #define B_AX_RXMIT_RXP1_SEL BIT(18)
520 #define B_AX_PCIE_RPQ_FULL BIT(29)
521 #define B_AX_PCIE_RXQ_FULL BIT(28)
523 #define B_AX_RX_STUCK BIT(22)
524 #define B_AX_TX_STUCK BIT(21)
525 #define B_AX_PCIEDBG_TXERR0 BIT(16)
526 #define B_AX_PCIE_RXP1_ERR0 BIT(4)
527 #define B_AX_PCIE_TXBD_LEN0 BIT(1)
528 #define B_AX_PCIE_TXBD_4KBOUD_LENERR BIT(0)
531 #define B_AX_CLR_CH11_IDX BIT(1)
532 #define B_AX_CLR_CH10_IDX BIT(0)
536 #define B_AX_LBC_FLAG BIT(1)
537 #define B_AX_LBC_EN BIT(0)
540 #define B_AX_CLR_RPQ_IDX BIT(1)
541 #define B_AX_CLR_RXQ_IDX BIT(0)
547 #define B_AX_EN_CHKDSC_NO_RX_STUCK BIT(20)
549 #define B_AX_SIC_EN_FORCE_CLKREQ BIT(4)
552 #define B_AX_RXDMA_PREF_ADV_EN BIT(0)
575 #define RTW89_PCIE_BIT_ASPM_L11 BIT(3)
576 #define RTW89_PCIE_BIT_ASPM_L12 BIT(2)
577 #define RTW89_PCIE_BIT_PCI_L11 BIT(1)
578 #define RTW89_PCIE_BIT_PCI_L12 BIT(0)
583 #define RTW89_PCIE_BIT_L1SUB BIT(5)
585 #define RTW89_PCIE_BIT_CLK BIT(4)
586 #define RTW89_PCIE_BIT_L1 BIT(3)
589 #define RTW89_PCIE_BIT_CFG_RST_MSTATE BIT(0)
818 #define RTW89_PCI_TXBD_OPTION_LS BIT(14)
826 #define RTW89_PCI_TXWP_VALID BIT(15)
835 #define RTW89_PCI_ADDR_MSDU_LS BIT(15)
836 #define RTW89_PCI_ADDR_LS BIT(14)
852 #define B_PCIADDR_LS_V1_MASK BIT(15)
853 #define TXADDR_INFO_LENTHG_V1_MAX ALIGN_DOWN(BIT(11) - 1, 4)
858 #define RTW89_PCI_RPP_POLLUTED BIT(31)
878 #define RTW89_PCI_RXBD_FS BIT(15)
879 #define RTW89_PCI_RXBD_LS BIT(14)