contrib/alpine-hal/al_hal_udma_config.c

142 			       &udma->udma_regs->m2s.axi_m2s.comp_wr_cfg_1,
143 			       &udma->udma_regs->m2s.axi_m2s.comp_wr_cfg_2,
144 			       &udma->udma_regs->m2s.axi_m2s.desc_wr_cfg_1);
147 			       &udma->udma_regs->m2s.axi_m2s.data_rd_cfg_1,
148 			       &udma->udma_regs->m2s.axi_m2s.data_rd_cfg_2,
149 			       &udma->udma_regs->m2s.axi_m2s.data_rd_cfg);
152 			       &udma->udma_regs->m2s.axi_m2s.desc_rd_cfg_1,
153 			       &udma->udma_regs->m2s.axi_m2s.desc_rd_cfg_2,
154 			       &udma->udma_regs->m2s.axi_m2s.desc_rd_cfg_3);
156 	reg = al_reg_read32(&udma->udma_regs->m2s.axi_m2s.data_rd_cfg);
161 	al_reg_write32(&udma->udma_regs->m2s.axi_m2s.data_rd_cfg, reg);
163 	reg = al_reg_read32(&udma->udma_regs->m2s.axi_m2s.desc_wr_cfg_1);
168 	al_reg_write32(&udma->udma_regs->m2s.axi_m2s.desc_wr_cfg_1, reg);
170 	reg = al_reg_read32(&udma->udma_regs->m2s.axi_m2s.ostand_cfg);
186 	al_reg_write32(&udma->udma_regs->m2s.axi_m2s.ostand_cfg, reg);
303 	uint32_t reg = al_reg_read32(&udma->udma_regs->m2s.m2s.cfg_len);
327 	al_reg_write32(&udma->udma_regs->m2s.m2s.cfg_len, reg);
349 	reg = al_reg_read32(&udma->udma_regs->m2s.m2s_rd.desc_pref_cfg_1);
352 	al_reg_write32(&udma->udma_regs->m2s.m2s_rd.desc_pref_cfg_1, reg);
354 	reg = al_reg_read32(&udma->udma_regs->m2s.m2s_rd.desc_pref_cfg_2);
368 	al_reg_write32(&udma->udma_regs->m2s.m2s_rd.desc_pref_cfg_2, reg);
370 	reg = al_reg_read32(&udma->udma_regs->m2s.m2s_rd.desc_pref_cfg_3);
385 	al_reg_write32(&udma->udma_regs->m2s.m2s_rd.desc_pref_cfg_3, reg);
387 	reg = al_reg_read32(&udma->udma_regs->m2s.m2s_rd.data_cfg);
396 	al_reg_write32(&udma->udma_regs->m2s.m2s_rd.data_cfg, reg);
407 	reg = al_reg_read32(&udma->udma_regs->m2s.m2s_rd.desc_pref_cfg_1);
412 	reg = al_reg_read32(&udma->udma_regs->m2s.m2s_rd.desc_pref_cfg_2);
422 	reg = al_reg_read32(&udma->udma_regs->m2s.m2s_rd.desc_pref_cfg_3);
458 	al_reg_write32_masked(&udma->udma_regs->m2s.m2s_rd.desc_pref_cfg_2,
462 	al_reg_write32_masked(&udma->udma_regs->m2s.m2s_rd.desc_pref_cfg_3,
664 	uint32_t reg = al_reg_read32(&udma->udma_regs->m2s.m2s_dwrr.cfg_sched);
680 	al_reg_write32(&udma->udma_regs->m2s.m2s_dwrr.cfg_sched, reg);
682 	reg = al_reg_read32(&udma->udma_regs->m2s.m2s_dwrr.ctrl_deficit_cnt);
685 	al_reg_write32(&udma->udma_regs->m2s.m2s_dwrr.ctrl_deficit_cnt, reg);
695 				&udma->udma_regs->m2s.m2s_rate_limiter.gen_cfg);
704 	al_reg_write32(&udma->udma_regs->m2s.m2s_rate_limiter.gen_cfg, reg);
706 	reg = al_reg_read32(&udma->udma_regs->m2s.m2s_rate_limiter.ctrl_token);
710 	al_reg_write32(&udma->udma_regs->m2s.m2s_rate_limiter.ctrl_token, reg);
718 			&udma->udma_regs->m2s.m2s_rate_limiter.ctrl_cycle_cnt);
720 	al_reg_write32(&udma->udma_regs->m2s.m2s_rate_limiter.ctrl_cycle_cnt,
796 	    &udma->udma_regs->m2s.m2s_stream_rate_limiter.rlimit;
805 	    &udma->udma_regs->m2s.m2s_stream_rate_limiter.rlimit;
896 	uint32_t reg = al_reg_read32(&udma->udma_regs->m2s.m2s_comp.cfg_1c);
919 	al_reg_write32(&udma->udma_regs->m2s.m2s_comp.cfg_1c, reg);
921 	al_reg_write32(&udma->udma_regs->m2s.m2s_comp.cfg_coal
924 	reg = al_reg_read32(&udma->udma_regs->m2s.m2s_comp.cfg_application_ack);
927 	al_reg_write32(&udma->udma_regs->m2s.m2s_comp.cfg_application_ack, reg);
934 	uint32_t reg = al_reg_read32(&udma->udma_regs->m2s.m2s_comp.cfg_1c);
956 				&udma->udma_regs->m2s.m2s_comp.cfg_coal);
959 			&udma->udma_regs->m2s.m2s_comp.cfg_application_ack);