Target/RISCV/RISCVISelDAGToDAG.cpp

66           VT.isInteger() ? RISCVISD::VMV_V_X_VL : RISCVISD::VFMV_V_F_VL;
76     case RISCVISD::SPLAT_VECTOR_SPLIT_I64_VL: {
952   case RISCVISD::SplitF64: {
2091   case RISCVISD::VMV_S_X_VL:
2092   case RISCVISD::VFMV_S_F_VL:
2093   case RISCVISD::VMV_V_X_VL:
2094   case RISCVISD::VFMV_V_F_VL: {
2096     bool IsScalarMove = Node->getOpcode() == RISCVISD::VMV_S_X_VL ||
2097                         Node->getOpcode() == RISCVISD::VFMV_S_F_VL;
2395   if (Addr.getOpcode() == RISCVISD::ADD_LO) {
2406       if (Base.getOpcode() == RISCVISD::ADD_LO) {
3112   if ((Splat.getOpcode() != RISCVISD::VMV_V_X_VL &&
3113        Splat.getOpcode() != RISCVISD::VMV_S_X_VL) ||
3141   // The semantics of RISCVISD::VMV_V_X_VL is that when the operand
3188     if (N->getOpcode() != RISCVISD::TRUNCATE_VECTOR_VL)
3194     return N->getOperand(1).getOpcode() == RISCVISD::VMSET_VL &&