Target/AVR/AVRExpandPseudoInsts.cpp

156   bool DstIsDead = MI.getOperand(0).isDead();
164       .addReg(DstLoReg, RegState::Define | getDeadRegState(DstIsDead))
170           .addReg(DstHiReg, RegState::Define | getDeadRegState(DstIsDead))
189   bool DstIsDead = MI.getOperand(0).isDead();
198           .addReg(DstLoReg, RegState::Define | getDeadRegState(DstIsDead))
207           .addReg(DstHiReg, RegState::Define | getDeadRegState(DstIsDead))
248   bool DstIsDead = MI.getOperand(0).isDead();
259             .addReg(DstLoReg, RegState::Define | getDeadRegState(DstIsDead))
273             .addReg(DstHiReg, RegState::Define | getDeadRegState(DstIsDead))
308   bool DstIsDead = MI.getOperand(0).isDead();
315           .addReg(DstLoReg, RegState::Define | getDeadRegState(DstIsDead))
320           .addReg(DstHiReg, RegState::Define | getDeadRegState(DstIsDead))
362   bool DstIsDead = MI.getOperand(0).isDead();
374           .addReg(DstLoReg, RegState::Define | getDeadRegState(DstIsDead))
383           .addReg(DstHiReg, RegState::Define | getDeadRegState(DstIsDead))
427   bool DstIsDead = MI.getOperand(0).isDead();
436           .addReg(DstLoReg, RegState::Define | getDeadRegState(DstIsDead))
444           .addReg(DstHiReg, RegState::Define | getDeadRegState(DstIsDead))
460   bool DstIsDead = MI.getOperand(0).isDead();
468           .addReg(DstHiReg, RegState::Define | getDeadRegState(DstIsDead))
475       .addReg(DstLoReg, RegState::Define | getDeadRegState(DstIsDead))
481           .addReg(DstHiReg, RegState::Define | getDeadRegState(DstIsDead))
566   bool DstIsDead = MI.getOperand(0).isDead();
573           .addReg(DstLoReg, RegState::Define | getDeadRegState(DstIsDead));
577           .addReg(DstHiReg, RegState::Define | getDeadRegState(DstIsDead));
617   bool DstIsDead = MI.getOperand(0).isDead();
624           .addReg(DstLoReg, RegState::Define | getDeadRegState(DstIsDead));
628           .addReg(DstHiReg, RegState::Define | getDeadRegState(DstIsDead));
708   bool DstIsDead = MI.getOperand(0).isDead();
718           .addReg(DstLoReg, RegState::Define | getDeadRegState(DstIsDead))
724           .addReg(DstHiReg, RegState::Define | getDeadRegState(DstIsDead))
741   bool DstIsDead = MI.getOperand(0).isDead();
751           .addReg(DstHiReg, RegState::Define | getDeadRegState(DstIsDead))
757           .addReg(DstLoReg, RegState::Define | getDeadRegState(DstIsDead))
1205   bool DstIsDead = MI.getOperand(0).isDead();
1221           .addReg(DstReg, RegState::Define | getDeadRegState(DstIsDead))
1240   bool DstIsDead = MI.getOperand(0).isDead();
1256           .addReg(DstReg, RegState::Define | getDeadRegState(DstIsDead))
1384   bool DstIsDead = MI.getOperand(0).isDead();
1395           .addReg(DstLoReg, RegState::Define | getDeadRegState(DstIsDead))
1400           .addReg(DstHiReg, RegState::Define | getDeadRegState(DstIsDead))
1495   bool DstIsDead = MI.getOperand(0).isDead();
1505       .addReg(DstReg, RegState::Define | getDeadRegState(DstIsDead))
1511                  .addReg(DstReg, RegState::Define | getDeadRegState(DstIsDead))
1565   bool DstIsDead = MI.getOperand(0).isDead();
1574       .addReg(DstLoReg, RegState::Define | getDeadRegState(DstIsDead))
1580           .addReg(DstHiReg, RegState::Define | getDeadRegState(DstIsDead))
1599   bool DstIsDead = MI.getOperand(0).isDead();
1607           .addReg(DstHiReg, RegState::Define | getDeadRegState(DstIsDead))
1622   bool DstIsDead = MI.getOperand(0).isDead();
1630       .addReg(DstHiReg, RegState::Define | getDeadRegState(DstIsDead))
1633       .addReg(DstLoReg, RegState::Define | getDeadRegState(DstIsDead))
1639           .addReg(DstHiReg, RegState::Define | getDeadRegState(DstIsDead))
1648           .addReg(DstHiReg, RegState::Define | getDeadRegState(DstIsDead))
1657           .addReg(DstLoReg, RegState::Define | getDeadRegState(DstIsDead))
1666           .addReg(DstHiReg, RegState::Define | getDeadRegState(DstIsDead))
1680   bool DstIsDead = MI.getOperand(0).isDead();
1687       .addReg(DstHiReg, RegState::Define | getDeadRegState(DstIsDead))
1693           .addReg(DstLoReg, RegState::Define | getDeadRegState(DstIsDead))
1707   bool DstIsDead = MI.getOperand(0).isDead();
1714       .addReg(DstHiReg, RegState::Define | getDeadRegState(DstIsDead))
1719       .addReg(DstHiReg, RegState::Define | getDeadRegState(DstIsDead))
1725           .addReg(DstHiReg, RegState::Define | getDeadRegState(DstIsDead))
1734           .addReg(DstLoReg, RegState::Define | getDeadRegState(DstIsDead))
1766   bool DstIsDead = MI.getOperand(0).isDead();
1775       .addReg(DstHiReg, RegState::Define | getDeadRegState(DstIsDead))
1780           .addReg(DstLoReg, RegState::Define | getDeadRegState(DstIsDead))
1798   bool DstIsDead = MI.getOperand(0).isDead();
1806           .addReg(DstLoReg, RegState::Define | getDeadRegState(DstIsDead))
1820   bool DstIsDead = MI.getOperand(0).isDead();
1828       .addReg(DstHiReg, RegState::Define | getDeadRegState(DstIsDead))
1831       .addReg(DstLoReg, RegState::Define | getDeadRegState(DstIsDead))
1837           .addReg(DstLoReg, RegState::Define | getDeadRegState(DstIsDead))
1846           .addReg(DstLoReg, RegState::Define | getDeadRegState(DstIsDead))
1855           .addReg(DstHiReg, RegState::Define | getDeadRegState(DstIsDead))
1864           .addReg(DstLoReg, RegState::Define | getDeadRegState(DstIsDead))
1878   bool DstIsDead = MI.getOperand(0).isDead();
1885       .addReg(DstLoReg, RegState::Define | getDeadRegState(DstIsDead))
1891           .addReg(DstHiReg, RegState::Define | getDeadRegState(DstIsDead))
1905   bool DstIsDead = MI.getOperand(0).isDead();
1912       .addReg(DstLoReg, RegState::Define | getDeadRegState(DstIsDead))
1917       .addReg(DstLoReg, RegState::Define | getDeadRegState(DstIsDead))
1923           .addReg(DstLoReg, RegState::Define | getDeadRegState(DstIsDead))
1932           .addReg(DstHiReg, RegState::Define | getDeadRegState(DstIsDead))
1976   bool DstIsDead = MI.getOperand(0).isDead();
1985       .addReg(DstHiReg, RegState::Define | getDeadRegState(DstIsDead))
1990           .addReg(DstLoReg, RegState::Define | getDeadRegState(DstIsDead))
2008   bool DstIsDead = MI.getOperand(0).isDead();
2016           .addReg(DstLoReg, RegState::Define | getDeadRegState(DstIsDead))
2030   bool DstIsDead = MI.getOperand(0).isDead();
2042       .addReg(DstLoReg, RegState::Define | getDeadRegState(DstIsDead))
2048       .addReg(DstLoReg, RegState::Define | getDeadRegState(DstIsDead))
2053       .addReg(DstLoReg, RegState::Define | getDeadRegState(DstIsDead))
2060           .addReg(DstHiReg, RegState::Define | getDeadRegState(DstIsDead))
2077   bool DstIsDead = MI.getOperand(0).isDead();
2084       .addReg(DstLoReg, RegState::Define | getDeadRegState(DstIsDead))
2089       .addReg(DstHiReg, RegState::Define | getDeadRegState(DstIsDead))
2096           .addReg(DstHiReg, RegState::Define | getDeadRegState(DstIsDead))
2112   bool DstIsDead = MI.getOperand(0).isDead();
2125       .addReg(DstHiReg, RegState::Define | getDeadRegState(DstIsDead))
2131       .addReg(DstLoReg, RegState::Define | getDeadRegState(DstIsDead))
2137       .addReg(DstHiReg, RegState::Define | getDeadRegState(DstIsDead))
2143       .addReg(DstHiReg, RegState::Define | getDeadRegState(DstIsDead))
2149           .addReg(DstLoReg, RegState::Define | getDeadRegState(DstIsDead))
2166   bool DstIsDead = MI.getOperand(0).isDead();
2183           .addReg(DstHiReg, RegState::Define | getDeadRegState(DstIsDead))
2193       .addReg(DstLoReg, RegState::Define | getDeadRegState(DstIsDead))
2222   bool DstIsDead = MI.getOperand(0).isDead();
2231       .addReg(DstReg, RegState::Define | getDeadRegState(DstIsDead))
2237       .addReg(DstReg, RegState::Define | getDeadRegState(DstIsDead))
2243           .addReg(DstReg, RegState::Define | getDeadRegState(DstIsDead))
2272   bool DstIsDead = MI.getOperand(0).isDead();
2281       .addReg(DstReg, RegState::Define | getDeadRegState(DstIsDead))
2288       .addReg(DstReg, RegState::Define | getDeadRegState(DstIsDead))
2294           .addReg(DstReg, RegState::Define | getDeadRegState(DstIsDead))
2324   bool DstIsDead = MI.getOperand(0).isDead();
2339       .addReg(DstReg, RegState::Define | getDeadRegState(DstIsDead))
2344       .addReg(DstReg, RegState::Define | getDeadRegState(DstIsDead))
2349       .addReg(DstReg, RegState::Define | getDeadRegState(DstIsDead))
2362   bool DstIsDead = MI.getOperand(0).isDead();
2370       .addReg(DstReg, RegState::Define | getDeadRegState(DstIsDead))
2376           .addReg(DstReg, RegState::Define | getDeadRegState(DstIsDead))
2423   bool DstIsDead = MI.getOperand(0).isDead();
2430         .addReg(DstLoReg, RegState::Define | getDeadRegState(DstIsDead))
2448           .addReg(DstHiReg, RegState::Define | getDeadRegState(DstIsDead))
2475   bool DstIsDead = MI.getOperand(0).isDead();
2482         .addReg(DstLoReg, RegState::Define | getDeadRegState(DstIsDead))
2488           .addReg(DstHiReg, RegState::Define | getDeadRegState(DstIsDead))
2504   bool DstIsDead = MI.getOperand(0).isDead();
2512       .addReg(DstLoReg, RegState::Define | getDeadRegState(DstIsDead))
2518       .addReg(DstHiReg, RegState::Define | getDeadRegState(DstIsDead))