Lines Matching refs:RegPairInfo
335 // they will not be paired into one RegPairInfo, which is incompatible with
2752 struct RegPairInfo {
2759 RegPairInfo() = default;
2784 const TargetRegisterInfo *TRI, SmallVectorImpl<RegPairInfo> &RegPairs,
2821 RegPairInfo RPI;
2825 RPI.Type = RegPairInfo::GPR;
2827 RPI.Type = RegPairInfo::FPR64;
2829 RPI.Type = RegPairInfo::FPR128;
2831 RPI.Type = RegPairInfo::ZPR;
2833 RPI.Type = RegPairInfo::PPR;
2842 case RegPairInfo::GPR:
2849 case RegPairInfo::FPR64:
2855 case RegPairInfo::FPR128:
2859 case RegPairInfo::PPR:
2860 case RegPairInfo::ZPR:
2922 !RPI.isScalable() && RPI.Type != RegPairInfo::FPR128 &&
2984 SmallVector<RegPairInfo, 8> RegPairs;
3005 for (const RegPairInfo &RPI : llvm::reverse(RegPairs)) {
3023 case RegPairInfo::GPR:
3028 case RegPairInfo::FPR64:
3033 case RegPairInfo::FPR128:
3038 case RegPairInfo::ZPR:
3043 case RegPairInfo::PPR:
3090 if (RPI.Type == RegPairInfo::ZPR || RPI.Type == RegPairInfo::PPR)
3103 SmallVector<RegPairInfo, 8> RegPairs;
3111 auto EmitMI = [&](const RegPairInfo &RPI) -> MachineBasicBlock::iterator {
3127 case RegPairInfo::GPR:
3132 case RegPairInfo::FPR64:
3137 case RegPairInfo::FPR128:
3142 case RegPairInfo::ZPR:
3147 case RegPairInfo::PPR:
3190 for (const RegPairInfo &RPI : reverse(RegPairs))
3206 for (const RegPairInfo &RPI : reverse(RegPairs)) {
3216 for (const RegPairInfo &RPI : RegPairs) {