Target/Mips/MipsSEInstrInfo.cpp

45   unsigned Opc = MI->getOpcode();
47   if ((Opc == Mips::LW)   || (Opc == Mips::LD)   ||
48       (Opc == Mips::LWC1) || (Opc == Mips::LDC1) || (Opc == Mips::LDC164)) {
68   unsigned Opc = MI->getOpcode();
70   if ((Opc == Mips::SW)   || (Opc == Mips::SD)   ||
71       (Opc == Mips::SWC1) || (Opc == Mips::SDC1) || (Opc == Mips::SDC164)) {
86   unsigned Opc = 0, ZeroReg = 0;
90       Opc = Mips::ADDu, ZeroReg = Mips::ZERO;
92       Opc = Mips::CFC1;
94       Opc = Mips::MFC1;
96       Opc = Mips::MFHI, SrcReg = 0;
98       Opc = Mips::MFLO, SrcReg = 0;
100       Opc = Mips::MFHI_DSP;
102       Opc = Mips::MFLO_DSP;
109       Opc = Mips::CFCMSA;
113       Opc = Mips::CTC1;
115       Opc = Mips::MTC1;
117       Opc = Mips::MTHI, DestReg = 0;
119       Opc = Mips::MTLO, DestReg = 0;
121       Opc = Mips::MTHI_DSP;
123       Opc = Mips::MTLO_DSP;
131       Opc = Mips::CTCMSA;
134     Opc = Mips::FMOV_S;
136     Opc = Mips::FMOV_D32;
138     Opc = Mips::FMOV_D64;
141       Opc = Mips::DADDu, ZeroReg = Mips::ZERO_64;
143       Opc = Mips::MFHI64, SrcReg = 0;
145       Opc = Mips::MFLO64, SrcReg = 0;
147       Opc = Mips::DMFC1;
151       Opc = Mips::MTHI64, DestReg = 0;
153       Opc = Mips::MTLO64, DestReg = 0;
155       Opc = Mips::DMTC1;
159       Opc = Mips::MOVE_V;
162   assert(Opc && "Cannot copy registers");
164   MachineInstrBuilder MIB = BuildMI(MBB, I, DL, get(Opc));
185   unsigned Opc = 0;
188     Opc = Mips::SW;
190     Opc = Mips::SD;
192     Opc = Mips::STORE_ACC64;
194     Opc = Mips::STORE_ACC64DSP;
196     Opc = Mips::STORE_ACC128;
198     Opc = Mips::STORE_CCOND_DSP;
200     Opc = Mips::SWC1;
202     Opc = Mips::SDC1;
204     Opc = Mips::SDC164;
206     Opc = Mips::ST_B;
208     Opc = Mips::ST_H;
210     Opc = Mips::ST_W;
212     Opc = Mips::ST_D;
214   assert(Opc && "Register class not handled!");
215   BuildMI(MBB, I, DL, get(Opc)).addReg(SrcReg, getKillRegState(isKill))
226   unsigned Opc = 0;
229     Opc = Mips::LW;
231     Opc = Mips::LD;
233     Opc = Mips::LOAD_ACC64;
235     Opc = Mips::LOAD_ACC64DSP;
237     Opc = Mips::LOAD_ACC128;
239     Opc = Mips::LOAD_CCOND_DSP;
241     Opc = Mips::LWC1;
243     Opc = Mips::LDC1;
245     Opc = Mips::LDC164;
247     Opc = Mips::LD_B;
249     Opc = Mips::LD_H;
251     Opc = Mips::LD_W;
253     Opc = Mips::LD_D;
255   assert(Opc && "Register class not handled!");
256   BuildMI(MBB, I, DL, get(Opc), DestReg).addFrameIndex(FI).addImm(Offset)
329 unsigned MipsSEInstrInfo::getOppositeBranchOpc(unsigned Opc) const {
330   switch (Opc) {
393   if (Inst->Opc == LUi)
396     BuildMI(MBB, II, DL, get(Inst->Opc), Reg).addReg(ZEROReg)
401     BuildMI(MBB, II, DL, get(Inst->Opc), Reg).addReg(Reg, RegState::Kill)
410 unsigned MipsSEInstrInfo::getAnalyzableBrOpc(unsigned Opc) const {
411   return (Opc == Mips::BEQ    || Opc == Mips::BNE    || Opc == Mips::BGTZ   ||
412           Opc == Mips::BGEZ   || Opc == Mips::BLTZ   || Opc == Mips::BLEZ   ||
413           Opc == Mips::BEQ64  || Opc == Mips::BNE64  || Opc == Mips::BGTZ64 ||
414           Opc == Mips::BGEZ64 || Opc == Mips::BLTZ64 || Opc == Mips::BLEZ64 ||
415           Opc == Mips::BC1T   || Opc == Mips::BC1F   || Opc == Mips::B      ||
416           Opc == Mips::J) ?
417          Opc : 0;
422                                 unsigned Opc) const {
423   BuildMI(MBB, I, I->getDebugLoc(), get(Opc)).addReg(Mips::RA);
427 MipsSEInstrInfo::compareOpndSize(unsigned Opc,
429   const MCInstrDesc &Desc = get(Opc);