Lines Matching refs:PHY_PCIE_IP_REG_AHB_CMU_CSR_0_X192_RESET_CMUVCO_IDDQ_SETVAL_O_K2_E5_SHIFT
29965 #define PHY_PCIE_IP_REG_AHB_CMU_CSR_0_X192_RESET_CMUVCO_IDDQ_SETVAL_O_K2_E5_SHIFT 5