dev/gem/if_gem.c

280 		GEM_BANK1_WRITE_4(sc, GEM_MII_DATAPATH_MODE,
295 		GEM_BANK1_WRITE_4(sc, GEM_MIF_CONFIG, v);
319 		GEM_BANK1_WRITE_4(sc, GEM_MIF_CONFIG, v);
344 		GEM_BANK1_WRITE_4(sc, GEM_MII_DATAPATH_MODE,
348 		GEM_BANK1_WRITE_4(sc, GEM_MII_SLINK_CONTROL,
352 		GEM_BANK1_WRITE_4(sc, GEM_MII_CONFIG, GEM_MII_CONFIG_ENABLE);
589 	GEM_BANK1_WRITE_4(sc, GEM_MAC_NORM_COLL_CNT, 0);
590 	GEM_BANK1_WRITE_4(sc, GEM_MAC_FIRST_COLL_CNT, 0);
591 	GEM_BANK1_WRITE_4(sc, GEM_MAC_EXCESS_COLL_CNT, 0);
592 	GEM_BANK1_WRITE_4(sc, GEM_MAC_LATE_COLL_CNT, 0);
593 	GEM_BANK1_WRITE_4(sc, GEM_MAC_RX_LEN_ERR_CNT, 0);
594 	GEM_BANK1_WRITE_4(sc, GEM_MAC_RX_ALIGN_ERR, 0);
595 	GEM_BANK1_WRITE_4(sc, GEM_MAC_RX_CRC_ERR_CNT, 0);
596 	GEM_BANK1_WRITE_4(sc, GEM_MAC_RX_CODE_VIOL, 0);
714 	GEM_BANK1_WRITE_4(sc, GEM_RX_CONFIG, 0);
735 	GEM_BANK1_WRITE_4(sc, GEM_MAC_RXRESET, 1);
769 	GEM_BANK1_WRITE_4(sc, GEM_RX_RING_PTR_HI, 0);
770 	GEM_BANK1_WRITE_4(sc, GEM_RX_RING_PTR_LO, GEM_CDRXADDR(sc, 0));
771 	GEM_BANK1_WRITE_4(sc, GEM_RX_KICK, GEM_NRXDESC - 4);
772 	GEM_BANK1_WRITE_4(sc, GEM_RX_CONFIG,
779 	GEM_BANK1_WRITE_4(sc, GEM_RX_BLANKING,
782 	GEM_BANK1_WRITE_4(sc, GEM_RX_PAUSE_THRESH,
785 	GEM_BANK1_WRITE_4(sc, GEM_RX_CONFIG,
787 	GEM_BANK1_WRITE_4(sc, GEM_MAC_RX_MASK,
805 	GEM_BANK1_WRITE_4(sc, GEM_TX_CONFIG, 0);
831 	GEM_BANK1_WRITE_4(sc, GEM_MAC_RX_CONFIG,
845 	GEM_BANK1_WRITE_4(sc, GEM_MAC_TX_CONFIG,
990 	GEM_BANK1_WRITE_4(sc, GEM_TX_RING_PTR_HI, 0);
991 	GEM_BANK1_WRITE_4(sc, GEM_TX_RING_PTR_LO, GEM_CDTXADDR(sc, 0));
993 	GEM_BANK1_WRITE_4(sc, GEM_RX_RING_PTR_HI, 0);
994 	GEM_BANK1_WRITE_4(sc, GEM_RX_RING_PTR_LO, GEM_CDRXADDR(sc, 0));
1009 	GEM_BANK1_WRITE_4(sc, GEM_CONFIG,
1015 	GEM_BANK1_WRITE_4(sc, GEM_INTMASK,
1023 	GEM_BANK1_WRITE_4(sc, GEM_MAC_RX_MASK,
1025 	GEM_BANK1_WRITE_4(sc, GEM_MAC_TX_MASK,
1029 	GEM_BANK1_WRITE_4(sc, GEM_MAC_CONTROL_MASK,
1032 	GEM_BANK1_WRITE_4(sc, GEM_MAC_CONTROL_MASK,
1043 	GEM_BANK1_WRITE_4(sc, GEM_TX_CONFIG, v | GEM_TX_CONFIG_TXDMA_EN);
1053 	GEM_BANK1_WRITE_4(sc, GEM_RX_CONFIG,
1059 	GEM_BANK1_WRITE_4(sc, GEM_RX_BLANKING,
1067 	GEM_BANK1_WRITE_4(sc, GEM_RX_PAUSE_THRESH,
1088 	GEM_BANK1_WRITE_4(sc, GEM_MAC_TX_CONFIG, v);
1093 	GEM_BANK1_WRITE_4(sc, GEM_RX_KICK, GEM_NRXDESC - 4);
1259 		GEM_BANK1_WRITE_4(sc, GEM_MAC_IPG0, 0);
1260 		GEM_BANK1_WRITE_4(sc, GEM_MAC_IPG1, 8);
1261 		GEM_BANK1_WRITE_4(sc, GEM_MAC_IPG2, 4);
1264 		GEM_BANK1_WRITE_4(sc, GEM_MAC_MAC_MIN_FRAME, ETHER_MIN_LEN);
1266 		GEM_BANK1_WRITE_4(sc, GEM_MAC_MAC_MAX_FRAME,
1270 		GEM_BANK1_WRITE_4(sc, GEM_MAC_PREAMBLE_LEN, 0x7);
1271 		GEM_BANK1_WRITE_4(sc, GEM_MAC_JAM_SIZE, 0x4);
1272 		GEM_BANK1_WRITE_4(sc, GEM_MAC_ATTEMPT_LIMIT, 0x10);
1273 		GEM_BANK1_WRITE_4(sc, GEM_MAC_CONTROL_TYPE, 0x8808);
1276 		GEM_BANK1_WRITE_4(sc, GEM_MAC_RANDOM_SEED,
1280 		GEM_BANK1_WRITE_4(sc, GEM_MAC_ADDR3, 0);
1281 		GEM_BANK1_WRITE_4(sc, GEM_MAC_ADDR4, 0);
1282 		GEM_BANK1_WRITE_4(sc, GEM_MAC_ADDR5, 0);
1285 		GEM_BANK1_WRITE_4(sc, GEM_MAC_ADDR6, 0x0001);
1286 		GEM_BANK1_WRITE_4(sc, GEM_MAC_ADDR7, 0xc200);
1287 		GEM_BANK1_WRITE_4(sc, GEM_MAC_ADDR8, 0x0180);
1290 		GEM_BANK1_WRITE_4(sc, GEM_MAC_ADDR_FILTER0, 0);
1291 		GEM_BANK1_WRITE_4(sc, GEM_MAC_ADDR_FILTER1, 0);
1292 		GEM_BANK1_WRITE_4(sc, GEM_MAC_ADDR_FILTER2, 0);
1293 		GEM_BANK1_WRITE_4(sc, GEM_MAC_ADR_FLT_MASK1_2, 0);
1294 		GEM_BANK1_WRITE_4(sc, GEM_MAC_ADR_FLT_MASK0, 0);
1300 	GEM_BANK1_WRITE_4(sc, GEM_MAC_NORM_COLL_CNT, 0);
1301 	GEM_BANK1_WRITE_4(sc, GEM_MAC_FIRST_COLL_CNT, 0);
1302 	GEM_BANK1_WRITE_4(sc, GEM_MAC_EXCESS_COLL_CNT, 0);
1303 	GEM_BANK1_WRITE_4(sc, GEM_MAC_LATE_COLL_CNT, 0);
1304 	GEM_BANK1_WRITE_4(sc, GEM_MAC_DEFER_TMR_CNT, 0);
1305 	GEM_BANK1_WRITE_4(sc, GEM_MAC_PEAK_ATTEMPTS, 0);
1306 	GEM_BANK1_WRITE_4(sc, GEM_MAC_RX_FRAME_COUNT, 0);
1307 	GEM_BANK1_WRITE_4(sc, GEM_MAC_RX_LEN_ERR_CNT, 0);
1308 	GEM_BANK1_WRITE_4(sc, GEM_MAC_RX_ALIGN_ERR, 0);
1309 	GEM_BANK1_WRITE_4(sc, GEM_MAC_RX_CRC_ERR_CNT, 0);
1310 	GEM_BANK1_WRITE_4(sc, GEM_MAC_RX_CODE_VIOL, 0);
1313 	GEM_BANK1_WRITE_4(sc, GEM_MAC_SEND_PAUSE_CMD, 0x1BF0);
1316 	GEM_BANK1_WRITE_4(sc, GEM_MAC_ADDR0, (laddr[4] << 8) | laddr[5]);
1317 	GEM_BANK1_WRITE_4(sc, GEM_MAC_ADDR1, (laddr[2] << 8) | laddr[3]);
1318 	GEM_BANK1_WRITE_4(sc, GEM_MAC_ADDR2, (laddr[0] << 8) | laddr[1]);
1321 	GEM_BANK1_WRITE_4(sc, GEM_MAC_XIF_CONFIG, GEM_MAC_XIF_TX_MII_ENA);
1349 	GEM_BANK1_WRITE_4(sc, GEM_TX_KICK, sc->sc_txnext);
1628 			GEM_BANK1_WRITE_4(sc, GEM_RX_KICK,
1854 	GEM_BANK1_WRITE_4(sc, GEM_MIF_CONFIG,
1918 	GEM_BANK1_WRITE_4(sc, GEM_MIF_FRAME, v);
1953 			GEM_BANK1_WRITE_4(sc, GEM_MII_CONTROL, val);
1962 			GEM_BANK1_WRITE_4(sc, GEM_MII_CONFIG, 0);
1965 			GEM_BANK1_WRITE_4(sc, GEM_MII_ANAR, val);
1968 			GEM_BANK1_WRITE_4(sc, GEM_MII_SLINK_CONTROL,
1972 			GEM_BANK1_WRITE_4(sc, GEM_MII_CONFIG,
1985 		GEM_BANK1_WRITE_4(sc, reg, val);
1997 	GEM_BANK1_WRITE_4(sc, GEM_MIF_FRAME, v);
2061 	GEM_BANK1_WRITE_4(sc, GEM_MAC_TX_CONFIG, txcfg);
2063 	GEM_BANK1_WRITE_4(sc, GEM_MAC_RX_CONFIG, rxcfg);
2073 	GEM_BANK1_WRITE_4(sc, GEM_MAC_CONTROL_CONFIG, v);
2077 		GEM_BANK1_WRITE_4(sc, GEM_MAC_SLOT_TIME,
2080 		GEM_BANK1_WRITE_4(sc, GEM_MAC_SLOT_TIME,
2105 	GEM_BANK1_WRITE_4(sc, GEM_MAC_XIF_CONFIG, v);
2110 		GEM_BANK1_WRITE_4(sc, GEM_MAC_TX_CONFIG,
2112 		GEM_BANK1_WRITE_4(sc, GEM_MAC_RX_CONFIG,
2234 	GEM_BANK1_WRITE_4(sc, GEM_MAC_RX_CONFIG, v);
2268 		GEM_BANK1_WRITE_4(sc,
2274 	GEM_BANK1_WRITE_4(sc, GEM_MAC_RX_CONFIG, v | GEM_MAC_RX_ENABLE);