Lines Matching refs:ResultReg
88 unsigned &ResultReg, unsigned Alignment = 1);
97 unsigned &ResultReg);
318 MachineMemOperand *MMO, unsigned &ResultReg,
469 ResultReg = createResultReg(RC);
471 BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DbgLoc, TII.get(Opc), ResultReg);
706 unsigned &ResultReg) {
712 ResultReg = RR;
1322 unsigned ResultReg = 0;
1323 if (!X86FastEmitLoad(VT, AM, createMachineMemOperandFor(LI), ResultReg,
1327 updateValueMap(I, ResultReg);
1427 unsigned ResultReg = 0;
1431 ResultReg = createResultReg(&X86::GR32RegClass);
1433 ResultReg);
1434 ResultReg = fastEmitInst_extractsubreg(MVT::i8, ResultReg, /*Kill=*/true,
1436 if (!ResultReg)
1441 ResultReg = createResultReg(&X86::GR8RegClass);
1443 ResultReg).addImm(1);
1448 if (ResultReg) {
1449 updateValueMap(I, ResultReg);
1477 ResultReg = createResultReg(&X86::GR8RegClass);
1489 ResultReg).addReg(FlagReg1).addReg(FlagReg2);
1490 updateValueMap(I, ResultReg);
1507 ResultReg).addImm(CC);
1508 updateValueMap(I, ResultReg);
1517 Register ResultReg = getRegForValue(I->getOperand(0));
1518 if (ResultReg == 0)
1525 ResultReg = fastEmitZExtFromI1(MVT::i8, ResultReg, /*TODO: Kill=*/false);
1528 if (ResultReg == 0)
1545 .addReg(ResultReg);
1547 ResultReg = createResultReg(&X86::GR64RegClass);
1549 ResultReg)
1556 Result32).addReg(ResultReg);
1558 ResultReg = fastEmitInst_extractsubreg(MVT::i16, Result32, /*Kill=*/true,
1561 ResultReg = fastEmit_r(MVT::i8, DstVT.getSimpleVT(), ISD::ZERO_EXTEND,
1562 ResultReg, /*Kill=*/true);
1563 if (ResultReg == 0)
1567 updateValueMap(I, ResultReg);
1576 Register ResultReg = getRegForValue(I->getOperand(0));
1577 if (ResultReg == 0)
1584 Register ZExtReg = fastEmitZExtFromI1(MVT::i8, ResultReg,
1590 ResultReg = createResultReg(&X86::GR8RegClass);
1592 ResultReg).addReg(ZExtReg);
1602 Result32).addReg(ResultReg);
1604 ResultReg = fastEmitInst_extractsubreg(MVT::i16, Result32, /*Kill=*/true,
1607 ResultReg = fastEmit_r(MVT::i8, DstVT.getSimpleVT(), ISD::SIGN_EXTEND,
1608 ResultReg, /*Kill=*/true);
1609 if (ResultReg == 0)
1613 updateValueMap(I, ResultReg);
1834 Register ResultReg = createResultReg(RC);
1835 BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DbgLoc, TII.get(OpReg), ResultReg)
1837 updateValueMap(I, ResultReg);
1977 unsigned ResultReg = 0;
1991 ResultReg = fastEmitInst_extractsubreg(MVT::i8, ResultSuperReg,
1995 if (!ResultReg) {
1996 ResultReg = createResultReg(TypeEntry.RC);
1997 BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DbgLoc, TII.get(Copy), ResultReg)
2000 updateValueMap(I, ResultReg);
2128 Register ResultReg = fastEmitInst_rri(Opc, RC, RHSReg, RHSIsKill,
2130 updateValueMap(I, ResultReg);
2193 unsigned ResultReg;
2219 ResultReg = createResultReg(RC);
2221 TII.get(TargetOpcode::COPY), ResultReg).addReg(MovReg);
2240 ResultReg = createResultReg(RC);
2242 TII.get(TargetOpcode::COPY), ResultReg).addReg(VBlendReg);
2266 ResultReg = createResultReg(RC);
2268 TII.get(TargetOpcode::COPY), ResultReg).addReg(OrReg);
2270 updateValueMap(I, ResultReg);
2346 Register ResultReg =
2348 updateValueMap(I, ResultReg);
2373 Register ResultReg = createResultReg(RC);
2375 TII.get(TargetOpcode::COPY), ResultReg)
2377 updateValueMap(I, ResultReg);
2446 Register ResultReg =
2448 updateValueMap(I, ResultReg);
2481 Register ResultReg = createResultReg(RC);
2484 ResultReg);
2490 updateValueMap(I, ResultReg);
2544 Register ResultReg = fastEmitInst_extractsubreg(MVT::i8,
2547 if (!ResultReg)
2550 updateValueMap(I, ResultReg);
2617 unsigned ResultReg = 0;
2631 // Move the lower 32-bits of ResultReg to another register of class GR32.
2634 ResultReg = createResultReg(&X86::GR32RegClass);
2635 BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DbgLoc, TII.get(Opc), ResultReg)
2638 // The result value is in the lower 16-bits of ResultReg.
2640 ResultReg = fastEmitInst_extractsubreg(MVT::i16, ResultReg, true, RegIdx);
2655 // The result value is in the lower 32-bits of ResultReg.
2657 ResultReg = createResultReg(TLI.getRegClassFor(MVT::f32));
2659 TII.get(TargetOpcode::COPY), ResultReg)
2663 updateValueMap(II, ResultReg);
2843 Register ResultReg = createResultReg(RC);
2846 ResultReg);
2853 updateValueMap(II, ResultReg);
2908 unsigned ResultReg = 0;
2919 ResultReg = createResultReg(TLI.getRegClassFor(VT));
2922 TII.get(Opc[IsDec][VT.SimpleTy-MVT::i8]), ResultReg)
2925 ResultReg = fastEmit_ri(VT, VT, BaseOpc, LHSReg, LHSIsKill,
2931 if (!ResultReg) {
2936 ResultReg = fastEmit_rr(VT, VT, BaseOpc, LHSReg, LHSIsKill, RHSReg,
2942 if (BaseOpc == X86ISD::UMUL && !ResultReg) {
2951 ResultReg = fastEmitInst_r(MULOpc[VT.SimpleTy-MVT::i8],
2953 } else if (BaseOpc == X86ISD::SMUL && !ResultReg) {
2962 ResultReg = fastEmitInst_r(MULOpc[0], TLI.getRegClassFor(VT), RHSReg,
2965 ResultReg = fastEmitInst_rr(MULOpc[VT.SimpleTy-MVT::i8],
2970 if (!ResultReg)
2975 assert((ResultReg+1) == ResultReg2 && "Nonconsecutive result registers.");
2979 updateValueMap(II, ResultReg, 2);
3045 Register ResultReg = createResultReg(TLI.getRegClassFor(VT));
3046 BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DbgLoc, TII.get(Opc), ResultReg)
3049 updateValueMap(II, ResultReg);
3143 Register ResultReg = createResultReg(RC);
3145 TII.get(TargetOpcode::COPY), ResultReg)
3147 updateValueMap(&Arg, ResultReg);
3266 unsigned ResultReg;
3270 ResultReg = getRegForValue(PrevVal);
3272 if (!ResultReg)
3278 ResultReg =
3279 fastEmit_ri(VT, VT, ISD::AND, ResultReg, hasTrivialKill(PrevVal), 1);
3284 ResultReg = getRegForValue(Val);
3287 if (!ResultReg)
3290 ArgRegs.push_back(ResultReg);
3547 Register ResultReg = FuncInfo.CreateRegs(CLI.RetTy);
3551 unsigned CopyReg = ResultReg + i;
3586 TII.get(Opc), ResultReg + i), FI);
3590 CLI.ResultReg = ResultReg;
3673 Register ResultReg = createResultReg(DstClass);
3675 TII.get(TargetOpcode::COPY), ResultReg).addReg(Reg);
3677 updateValueMap(I, ResultReg);
3704 Register ResultReg = createResultReg(&X86::GR64RegClass);
3706 TII.get(TargetOpcode::SUBREG_TO_REG), ResultReg)
3708 return ResultReg;
3786 Register ResultReg = createResultReg(TLI.getRegClassFor(VT.SimpleTy));
3795 TII.get(Opc), ResultReg);
3801 return ResultReg;
3805 TII.get(Opc), ResultReg),
3807 return ResultReg;
3824 Register ResultReg = createResultReg(TLI.getRegClassFor(VT));
3830 ResultReg)
3838 TII.get(Opc), ResultReg), AM);
3840 return ResultReg;
3883 Register ResultReg = createResultReg(RC);
3885 TII.get(Opc), ResultReg), AM);
3886 return ResultReg;
3916 Register ResultReg = createResultReg(TLI.getRegClassFor(VT));
3917 BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DbgLoc, TII.get(Opc), ResultReg);
3918 return ResultReg;
3976 Register ResultReg = createResultReg(RC);
3983 BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DbgLoc, II, ResultReg)
3995 TII.get(TargetOpcode::COPY), ResultReg).addReg(II.ImplicitDefs[0]);
3997 return ResultReg;