Lines Matching refs:ResultReg
181 bool emitLoad(MVT VT, unsigned &ResultReg, Address &Addr,
329 unsigned ResultReg = createResultReg(&Mips::GPR32RegClass);
330 if (!ResultReg)
333 emitInst(Opc, ResultReg).addReg(LHSReg).addReg(RHSReg);
334 return ResultReg;
345 unsigned ResultReg = createResultReg(&Mips::GPR32RegClass);
347 ResultReg)
350 return ResultReg;
366 unsigned ResultReg = createResultReg(RC);
370 emitInst(Opc, ResultReg).addReg(Mips::ZERO).addImm(Imm);
371 return ResultReg;
373 emitInst(Mips::ORi, ResultReg).addReg(Mips::ZERO).addImm(Imm);
374 return ResultReg;
382 emitInst(Mips::ORi, ResultReg).addReg(TmpReg).addImm(Lo);
384 emitInst(Mips::LUi, ResultReg).addImm(Hi);
386 return ResultReg;
638 bool MipsFastISel::emitCmp(unsigned ResultReg, const CmpInst *CI) {
655 emitInst(Mips::SLTiu, ResultReg).addReg(TempReg).addImm(1);
661 emitInst(Mips::SLTu, ResultReg).addReg(Mips::ZERO).addReg(TempReg);
665 emitInst(Mips::SLTu, ResultReg).addReg(RightReg).addReg(LeftReg);
668 emitInst(Mips::SLTu, ResultReg).addReg(LeftReg).addReg(RightReg);
673 emitInst(Mips::XORi, ResultReg).addReg(TempReg).addImm(1);
679 emitInst(Mips::XORi, ResultReg).addReg(TempReg).addImm(1);
683 emitInst(Mips::SLT, ResultReg).addReg(RightReg).addReg(LeftReg);
686 emitInst(Mips::SLT, ResultReg).addReg(LeftReg).addReg(RightReg);
691 emitInst(Mips::XORi, ResultReg).addReg(TempReg).addImm(1);
697 emitInst(Mips::XORi, ResultReg).addReg(TempReg).addImm(1);
747 emitInst(CondMovOpc, ResultReg)
757 bool MipsFastISel::emitLoad(MVT VT, unsigned &ResultReg, Address &Addr,
765 ResultReg = createResultReg(&Mips::GPR32RegClass);
769 ResultReg = createResultReg(&Mips::GPR32RegClass);
773 ResultReg = createResultReg(&Mips::GPR32RegClass);
779 ResultReg = createResultReg(&Mips::FGR32RegClass);
785 ResultReg = createResultReg(&Mips::AFGR64RegClass);
793 emitInstLoad(Opc, ResultReg, Addr.getReg(), Addr.getOffset());
803 BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DbgLoc, TII.get(Opc), ResultReg)
868 unsigned ResultReg;
873 ResultReg = emitLogicalOp(ISD::AND, VT, I->getOperand(0), I->getOperand(1));
876 ResultReg = emitLogicalOp(ISD::OR, VT, I->getOperand(0), I->getOperand(1));
879 ResultReg = emitLogicalOp(ISD::XOR, VT, I->getOperand(0), I->getOperand(1));
883 if (!ResultReg)
886 updateValueMap(I, ResultReg);
905 unsigned ResultReg;
906 if (!emitLoad(VT, ResultReg, Addr, cast<LoadInst>(I)->getAlignment()))
908 updateValueMap(I, ResultReg);
986 unsigned ResultReg = createResultReg(&Mips::GPR32RegClass);
987 if (!emitCmp(ResultReg, CI))
989 updateValueMap(I, ResultReg);
1059 unsigned ResultReg = createResultReg(RC);
1062 if (!ResultReg || !TempReg)
1066 emitInst(CondMovOpc, ResultReg)
1068 updateValueMap(I, ResultReg);
1298 unsigned ResultReg = createResultReg(TLI.getRegClassFor(CopyVT));
1299 if (!ResultReg)
1303 ResultReg).addReg(RVLocs[0].getLocReg());
1306 CLI.ResultReg = ResultReg;
1470 unsigned ResultReg = createResultReg(Allocation[ArgNo].RC);
1472 TII.get(TargetOpcode::COPY), ResultReg)
1474 updateValueMap(&FormalArg, ResultReg);
1822 unsigned ResultReg = createResultReg(&Mips::GPR32RegClass);
1824 if (!emitIntExt(SrcVT, SrcReg, DestVT, ResultReg, isZExt))
1826 updateValueMap(I, ResultReg);
1947 unsigned ResultReg = createResultReg(&Mips::GPR32RegClass);
1948 if (!ResultReg)
1954 emitInst(MFOpc, ResultReg);
1956 updateValueMap(I, ResultReg);
1966 unsigned ResultReg = createResultReg(&Mips::GPR32RegClass);
1967 if (!ResultReg)
2007 emitInst(Opcode, ResultReg).addReg(Op0Reg).addImm(ShiftVal);
2008 updateValueMap(I, ResultReg);
2030 emitInst(Opcode, ResultReg).addReg(Op0Reg).addReg(Op1Reg);
2031 updateValueMap(I, ResultReg);
2134 unsigned ResultReg = createResultReg(RC);
2138 BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DbgLoc, II, ResultReg)
2143 return ResultReg;