Target/AVR/AVRExpandPseudoInsts.cpp

147   bool DstIsDead = MI.getOperand(0).isDead();
155     .addReg(DstLoReg, RegState::Define | getDeadRegState(DstIsDead))
160     .addReg(DstHiReg, RegState::Define | getDeadRegState(DstIsDead))
180   bool DstIsDead = MI.getOperand(0).isDead();
188     .addReg(DstLoReg, RegState::Define | getDeadRegState(DstIsDead))
196     .addReg(DstHiReg, RegState::Define | getDeadRegState(DstIsDead))
226   bool DstIsDead = MI.getOperand(0).isDead();
236       .addReg(DstLoReg, RegState::Define | getDeadRegState(DstIsDead))
246       .addReg(DstHiReg, RegState::Define | getDeadRegState(DstIsDead))
278   bool DstIsDead = MI.getOperand(0).isDead();
284     .addReg(DstLoReg, RegState::Define | getDeadRegState(DstIsDead))
288     .addReg(DstHiReg, RegState::Define | getDeadRegState(DstIsDead))
330   bool DstIsDead = MI.getOperand(0).isDead();
341     .addReg(DstLoReg, RegState::Define | getDeadRegState(DstIsDead))
349     .addReg(DstHiReg, RegState::Define | getDeadRegState(DstIsDead))
393   bool DstIsDead = MI.getOperand(0).isDead();
401     .addReg(DstLoReg, RegState::Define | getDeadRegState(DstIsDead))
408     .addReg(DstHiReg, RegState::Define | getDeadRegState(DstIsDead))
491   bool DstIsDead = MI.getOperand(0).isDead();
497     .addReg(DstLoReg, RegState::Define | getDeadRegState(DstIsDead));
500     .addReg(DstHiReg, RegState::Define | getDeadRegState(DstIsDead));
540   bool DstIsDead = MI.getOperand(0).isDead();
546     .addReg(DstLoReg, RegState::Define | getDeadRegState(DstIsDead));
549     .addReg(DstHiReg, RegState::Define | getDeadRegState(DstIsDead));
634   bool DstIsDead = MI.getOperand(0).isDead();
643     .addReg(DstLoReg, RegState::Define | getDeadRegState(DstIsDead))
648     .addReg(DstHiReg, RegState::Define | getDeadRegState(DstIsDead))
665   bool DstIsDead = MI.getOperand(0).isDead();
674     .addReg(DstHiReg, RegState::Define | getDeadRegState(DstIsDead))
679     .addReg(DstLoReg, RegState::Define | getDeadRegState(DstIsDead))
1049   bool DstIsDead = MI.getOperand(0).isDead();
1064     .addReg(DstReg, RegState::Define | getDeadRegState(DstIsDead))
1083   bool DstIsDead = MI.getOperand(0).isDead();
1098     .addReg(DstReg, RegState::Define | getDeadRegState(DstIsDead))
1150   bool DstIsDead = MI.getOperand(0).isDead();
1160     .addReg(DstLoReg, RegState::Define | getDeadRegState(DstIsDead))
1164     .addReg(DstHiReg, RegState::Define | getDeadRegState(DstIsDead))
1258   bool DstIsDead = MI.getOperand(0).isDead();
1267     .addReg(DstReg, RegState::Define | getDeadRegState(DstIsDead))
1273     .addReg(DstReg, RegState::Define | getDeadRegState(DstIsDead))
1295   bool DstIsDead = MI.getOperand(0).isDead();
1308     .addReg(DstReg, RegState::Define | getDeadRegState(DstIsDead))
1323     .addReg(DstReg, RegState::Define | getDeadRegState(DstIsDead))
1339   bool DstIsDead = MI.getOperand(0).isDead();
1348     .addReg(DstLoReg, RegState::Define | getDeadRegState(DstIsDead))
1353     .addReg(DstHiReg, RegState::Define | getDeadRegState(DstIsDead))
1372   bool DstIsDead = MI.getOperand(0).isDead();
1381     .addReg(DstHiReg, RegState::Define | getDeadRegState(DstIsDead))
1385     .addReg(DstLoReg, RegState::Define | getDeadRegState(DstIsDead))
1415   bool DstIsDead = MI.getOperand(0).isDead();
1424     .addReg(DstHiReg, RegState::Define | getDeadRegState(DstIsDead))
1428     .addReg(DstLoReg, RegState::Define | getDeadRegState(DstIsDead))
1459   bool DstIsDead = MI.getOperand(0).isDead();
1466       .addReg(DstLoReg, RegState::Define | getDeadRegState(DstIsDead))
1486     .addReg(DstHiReg, RegState::Define | getDeadRegState(DstIsDead))
1513   bool DstIsDead = MI.getOperand(0).isDead();
1520       .addReg(DstLoReg, RegState::Define | getDeadRegState(DstIsDead))
1525     .addReg(DstHiReg, RegState::Define | getDeadRegState(DstIsDead))
1541   bool DstIsDead = MI.getOperand(0).isDead();
1549     .addReg(DstLoReg, RegState::Define | getDeadRegState(DstIsDead))
1555     .addReg(DstHiReg, RegState::Define | getDeadRegState(DstIsDead))