Lines Matching refs:tmp_reg
39 uint32_t tmp_reg;
41 tmp_reg = ioread32be(&mii_regs->mdio_cfg);
43 tmp_reg &= MDIO_CFG_CLK_DIV_MASK;
46 tmp_reg |= MDIO_CFG_HOLD_MASK;
48 tmp_reg |= MDIO_CFG_ENC45;
49 iowrite32be(tmp_reg, &mii_regs->mdio_cfg);
75 uint32_t tmp_reg;
77 tmp_reg = ioread32be(&mii_regs->mdio_cfg);
79 tmp_reg &= MDIO_CFG_CLK_DIV_MASK;
82 tmp_reg |= MDIO_CFG_HOLD_MASK;
84 tmp_reg |= MDIO_CFG_ENC45;
85 iowrite32be(tmp_reg, &mii_regs->mdio_cfg);
100 tmp_reg = phy_addr;
101 tmp_reg |= MDIO_CTL_READ;
102 iowrite32be(tmp_reg, &mii_regs->mdio_ctrl);
118 uint32_t tmp_reg;
121 tmp_reg = ioread32be(&mii_regs->mdio_cfg);
122 tmp_reg &= (MDIO_CFG_CLK_DIV_MASK | MDIO_CFG_HOLD_MASK);
123 iowrite32be(tmp_reg, &mii_regs->mdio_cfg);
130 tmp_reg = (phy_addr << MDIO_CTL_PHY_ADDR_SHIFT);
131 tmp_reg |= reg;
132 iowrite32be(tmp_reg, &mii_regs->mdio_ctrl);
149 uint32_t tmp_reg;
152 tmp_reg = ioread32be(&mii_regs->mdio_cfg);
153 tmp_reg &= (MDIO_CFG_CLK_DIV_MASK | MDIO_CFG_HOLD_MASK);
154 iowrite32be(tmp_reg, &mii_regs->mdio_cfg);
161 tmp_reg = (phy_addr << MDIO_CTL_PHY_ADDR_SHIFT);
162 tmp_reg |= reg;
163 tmp_reg |= MDIO_CTL_READ;
164 iowrite32be(tmp_reg, &mii_regs->mdio_ctrl);