Lines Matching refs:contains
9 // This file contains the Base ARM implementation of the TargetInstrInfo class.
834 bool GPRDest = ARM::GPRRegClass.contains(DestReg);
835 bool GPRSrc = ARM::GPRRegClass.contains(SrcReg);
845 bool SPRDest = ARM::SPRRegClass.contains(DestReg);
846 bool SPRSrc = ARM::SPRRegClass.contains(SrcReg);
855 else if (ARM::DPRRegClass.contains(DestReg, SrcReg) && Subtarget.hasFP64())
857 else if (ARM::QPRRegClass.contains(DestReg, SrcReg))
878 if (ARM::QQPRRegClass.contains(DestReg, SrcReg)) {
882 } else if (ARM::QQQQPRRegClass.contains(DestReg, SrcReg)) {
887 } else if (ARM::DPairRegClass.contains(DestReg, SrcReg)) {
891 } else if (ARM::DTripleRegClass.contains(DestReg, SrcReg)) {
895 } else if (ARM::DQuadRegClass.contains(DestReg, SrcReg)) {
899 } else if (ARM::GPRPairRegClass.contains(DestReg, SrcReg)) {
903 } else if (ARM::DPairSpcRegClass.contains(DestReg, SrcReg)) {
908 } else if (ARM::DTripleSpcRegClass.contains(DestReg, SrcReg)) {
913 } else if (ARM::DQuadSpcRegClass.contains(DestReg, SrcReg)) {
918 } else if (ARM::DPRRegClass.contains(DestReg, SrcReg) &&
930 assert(ARM::GPRRegClass.contains(SrcReg));
936 assert(ARM::GPRRegClass.contains(DestReg));
942 assert(ARM::GPRRegClass.contains(SrcReg));
948 assert(ARM::GPRRegClass.contains(DestReg));
1589 if (!ARM::SPRRegClass.contains(DstRegS, SrcRegS))
4734 if (!ARM::hGPRRegClass.contains(MI.getOperand(0).getReg()) &&
4735 !ARM::hGPRRegClass.contains(MI.getOperand(1).getReg())) {
5177 } else if (ARM::SPRRegClass.contains(Reg)) {
5204 if (ARM::SPRRegClass.contains(Reg)) {
5209 assert(ARM::DPRRegClass.contains(DReg) && "Can only break D-reg deps");