Lines Matching defs:__U
155 _mm512_mask_mullo_epi64(__m512i __W, __mmask8 __U, __m512i __A, __m512i __B) {
156 return (__m512i)__builtin_ia32_selectq_512((__mmask8)__U,
162 _mm512_maskz_mullo_epi64(__mmask8 __U, __m512i __A, __m512i __B) {
163 return (__m512i)__builtin_ia32_selectq_512((__mmask8)__U,
174 _mm512_mask_xor_pd(__m512d __W, __mmask8 __U, __m512d __A, __m512d __B) {
175 return (__m512d)__builtin_ia32_selectpd_512((__mmask8)__U,
181 _mm512_maskz_xor_pd(__mmask8 __U, __m512d __A, __m512d __B) {
182 return (__m512d)__builtin_ia32_selectpd_512((__mmask8)__U,
193 _mm512_mask_xor_ps(__m512 __W, __mmask16 __U, __m512 __A, __m512 __B) {
194 return (__m512)__builtin_ia32_selectps_512((__mmask16)__U,
200 _mm512_maskz_xor_ps(__mmask16 __U, __m512 __A, __m512 __B) {
201 return (__m512)__builtin_ia32_selectps_512((__mmask16)__U,
212 _mm512_mask_or_pd(__m512d __W, __mmask8 __U, __m512d __A, __m512d __B) {
213 return (__m512d)__builtin_ia32_selectpd_512((__mmask8)__U,
219 _mm512_maskz_or_pd(__mmask8 __U, __m512d __A, __m512d __B) {
220 return (__m512d)__builtin_ia32_selectpd_512((__mmask8)__U,
231 _mm512_mask_or_ps(__m512 __W, __mmask16 __U, __m512 __A, __m512 __B) {
232 return (__m512)__builtin_ia32_selectps_512((__mmask16)__U,
238 _mm512_maskz_or_ps(__mmask16 __U, __m512 __A, __m512 __B) {
239 return (__m512)__builtin_ia32_selectps_512((__mmask16)__U,
250 _mm512_mask_and_pd(__m512d __W, __mmask8 __U, __m512d __A, __m512d __B) {
251 return (__m512d)__builtin_ia32_selectpd_512((__mmask8)__U,
257 _mm512_maskz_and_pd(__mmask8 __U, __m512d __A, __m512d __B) {
258 return (__m512d)__builtin_ia32_selectpd_512((__mmask8)__U,
269 _mm512_mask_and_ps(__m512 __W, __mmask16 __U, __m512 __A, __m512 __B) {
270 return (__m512)__builtin_ia32_selectps_512((__mmask16)__U,
276 _mm512_maskz_and_ps(__mmask16 __U, __m512 __A, __m512 __B) {
277 return (__m512)__builtin_ia32_selectps_512((__mmask16)__U,
288 _mm512_mask_andnot_pd(__m512d __W, __mmask8 __U, __m512d __A, __m512d __B) {
289 return (__m512d)__builtin_ia32_selectpd_512((__mmask8)__U,
295 _mm512_maskz_andnot_pd(__mmask8 __U, __m512d __A, __m512d __B) {
296 return (__m512d)__builtin_ia32_selectpd_512((__mmask8)__U,
307 _mm512_mask_andnot_ps(__m512 __W, __mmask16 __U, __m512 __A, __m512 __B) {
308 return (__m512)__builtin_ia32_selectps_512((__mmask16)__U,
314 _mm512_maskz_andnot_ps(__mmask16 __U, __m512 __A, __m512 __B) {
315 return (__m512)__builtin_ia32_selectps_512((__mmask16)__U,
329 _mm512_mask_cvtpd_epi64 (__m512i __W, __mmask8 __U, __m512d __A) {
332 (__mmask8) __U,
337 _mm512_maskz_cvtpd_epi64 (__mmask8 __U, __m512d __A) {
340 (__mmask8) __U,
368 _mm512_mask_cvtpd_epu64 (__m512i __W, __mmask8 __U, __m512d __A) {
371 (__mmask8) __U,
376 _mm512_maskz_cvtpd_epu64 (__mmask8 __U, __m512d __A) {
379 (__mmask8) __U,
407 _mm512_mask_cvtps_epi64 (__m512i __W, __mmask8 __U, __m256 __A) {
410 (__mmask8) __U,
415 _mm512_maskz_cvtps_epi64 (__mmask8 __U, __m256 __A) {
418 (__mmask8) __U,
446 _mm512_mask_cvtps_epu64 (__m512i __W, __mmask8 __U, __m256 __A) {
449 (__mmask8) __U,
454 _mm512_maskz_cvtps_epu64 (__mmask8 __U, __m256 __A) {
457 (__mmask8) __U,
483 _mm512_mask_cvtepi64_pd (__m512d __W, __mmask8 __U, __m512i __A) {
484 return (__m512d)__builtin_ia32_selectpd_512((__mmask8)__U,
490 _mm512_maskz_cvtepi64_pd (__mmask8 __U, __m512i __A) {
491 return (__m512d)__builtin_ia32_selectpd_512((__mmask8)__U,
520 _mm512_mask_cvtepi64_ps (__m256 __W, __mmask8 __U, __m512i __A) {
523 (__mmask8) __U,
528 _mm512_maskz_cvtepi64_ps (__mmask8 __U, __m512i __A) {
531 (__mmask8) __U,
560 _mm512_mask_cvttpd_epi64 (__m512i __W, __mmask8 __U, __m512d __A) {
563 (__mmask8) __U,
568 _mm512_maskz_cvttpd_epi64 (__mmask8 __U, __m512d __A) {
571 (__mmask8) __U,
599 _mm512_mask_cvttpd_epu64 (__m512i __W, __mmask8 __U, __m512d __A) {
602 (__mmask8) __U,
607 _mm512_maskz_cvttpd_epu64 (__mmask8 __U, __m512d __A) {
610 (__mmask8) __U,
638 _mm512_mask_cvttps_epi64 (__m512i __W, __mmask8 __U, __m256 __A) {
641 (__mmask8) __U,
646 _mm512_maskz_cvttps_epi64 (__mmask8 __U, __m256 __A) {
649 (__mmask8) __U,
677 _mm512_mask_cvttps_epu64 (__m512i __W, __mmask8 __U, __m256 __A) {
680 (__mmask8) __U,
685 _mm512_maskz_cvttps_epu64 (__mmask8 __U, __m256 __A) {
688 (__mmask8) __U,
713 _mm512_mask_cvtepu64_pd (__m512d __W, __mmask8 __U, __m512i __A) {
714 return (__m512d)__builtin_ia32_selectpd_512((__mmask8)__U,
720 _mm512_maskz_cvtepu64_pd (__mmask8 __U, __m512i __A) {
721 return (__m512d)__builtin_ia32_selectpd_512((__mmask8)__U,
752 _mm512_mask_cvtepu64_ps (__m256 __W, __mmask8 __U, __m512i __A) {
755 (__mmask8) __U,
760 _mm512_maskz_cvtepu64_ps (__mmask8 __U, __m512i __A) {
763 (__mmask8) __U,