Lines Matching defs:urtw_write16_m

143 #define urtw_write16_m(sc, val, data)	do {			\
1167 urtw_write16_m(sc, 0x372, 0x59fa);
1168 urtw_write16_m(sc, 0x374, 0x59d2);
1169 urtw_write16_m(sc, 0x376, 0x59d2);
1170 urtw_write16_m(sc, 0x378, 0x19fa);
1171 urtw_write16_m(sc, 0x37a, 0x19fa);
1172 urtw_write16_m(sc, 0x37c, 0x00d0);
1181 urtw_write16_m(sc, 0x1ec, 0x800); /* RX MAX SIZE */
1210 urtw_write16_m(sc, URTW_MAC4, ((uint32_t *)ic->ic_macaddr)[1] & 0xffff);
1233 urtw_write16_m(sc, URTW_PSR, 1);
1234 urtw_write16_m(sc, URTW_ADDR_MAGIC2, 0x10);
1238 urtw_write16_m(sc, URTW_PSR, 0);
1619 urtw_write16_m(sc, URTW_ATIM_WND, 2);
1620 urtw_write16_m(sc, URTW_ATIM_TR_ITV, 100);
1621 urtw_write16_m(sc, URTW_BEACON_INTERVAL, 100);
1622 urtw_write16_m(sc, URTW_BEACON_INTERVAL_TIME, 100);
1858 urtw_write16_m(sc, URTW_BSSID + 4,
1862 urtw_write16_m(sc, URTW_ATIM_WND, 2);
1863 urtw_write16_m(sc, URTW_ATIM_TR_ITV, 100);
1864 urtw_write16_m(sc, URTW_BEACON_INTERVAL, 0x64);
1865 urtw_write16_m(sc, URTW_BEACON_INTERVAL_TIME, 100);
1923 urtw_write16_m(sc, URTW_BRSR, data);
2485 urtw_write16_m(sc, URTW_BRSR, 0xffff);
2576 urtw_write16_m(sc, URTW_RF_PINS_ENABLE, 0x1ff7);
2655 urtw_write16_m(sc, URTW_RF_PINS_OUTPUT, 0x80);
2656 urtw_write16_m(sc, URTW_RF_PINS_SELECT, 0x80);
2657 urtw_write16_m(sc, URTW_RF_PINS_ENABLE, 0x80);
2675 urtw_write16_m(sc, URTW_RF_PINS_ENABLE, d82 | URTW_RF_PINS_MAGIC3);
2676 urtw_write16_m(sc, URTW_RF_PINS_SELECT, d84 | URTW_RF_PINS_MAGIC3);
2679 urtw_write16_m(sc, URTW_RF_PINS_OUTPUT, d80 | URTW_BB_HOST_BANG_EN);
2681 urtw_write16_m(sc, URTW_RF_PINS_OUTPUT, d80);
2688 urtw_write16_m(sc, URTW_RF_PINS_OUTPUT, d80 | URTW_BB_HOST_BANG_EN);
2690 urtw_write16_m(sc, URTW_RF_PINS_OUTPUT, d80 | URTW_BB_HOST_BANG_EN);
2691 urtw_write16_m(sc, URTW_RF_PINS_SELECT, d84);
2867 urtw_write16_m(sc, URTW_BRSR, 0xffff);
3002 urtw_write16_m(sc, URTW_RF_PINS_ENABLE, o2 | URTW_RF_PINS_MAGIC4);
3003 urtw_write16_m(sc, URTW_RF_PINS_SELECT, o3 | URTW_RF_PINS_MAGIC4);
3005 urtw_write16_m(sc, URTW_RF_PINS_OUTPUT, o1 | URTW_BB_HOST_BANG_EN);
3007 urtw_write16_m(sc, URTW_RF_PINS_OUTPUT, o1);
3013 urtw_write16_m(sc, URTW_RF_PINS_OUTPUT, bit | o1);
3015 urtw_write16_m(sc, URTW_RF_PINS_OUTPUT, bit | o1 |
3018 urtw_write16_m(sc, URTW_RF_PINS_OUTPUT, bit | o1 |
3025 urtw_write16_m(sc, URTW_RF_PINS_OUTPUT, bit | o1 |
3028 urtw_write16_m(sc, URTW_RF_PINS_OUTPUT, bit | o1 |
3031 urtw_write16_m(sc, URTW_RF_PINS_OUTPUT, bit | o1);
3034 urtw_write16_m(sc, URTW_RF_PINS_OUTPUT, bit | o1 | URTW_BB_HOST_BANG_RW |
3037 urtw_write16_m(sc, URTW_RF_PINS_OUTPUT, bit | o1 | URTW_BB_HOST_BANG_RW);
3039 urtw_write16_m(sc, URTW_RF_PINS_OUTPUT, o1 | URTW_BB_HOST_BANG_RW);
3044 urtw_write16_m(sc, URTW_RF_PINS_OUTPUT,
3047 urtw_write16_m(sc, URTW_RF_PINS_OUTPUT,
3050 urtw_write16_m(sc, URTW_RF_PINS_OUTPUT,
3053 urtw_write16_m(sc, URTW_RF_PINS_OUTPUT,
3059 urtw_write16_m(sc, URTW_RF_PINS_OUTPUT,
3064 urtw_write16_m(sc, URTW_RF_PINS_OUTPUT, o1 | URTW_BB_HOST_BANG_EN |
3068 urtw_write16_m(sc, URTW_RF_PINS_ENABLE, o2);
3069 urtw_write16_m(sc, URTW_RF_PINS_SELECT, o3);
3070 urtw_write16_m(sc, URTW_RF_PINS_OUTPUT, URTW_RF_PINS_OUTPUT_MAGIC1);
3154 urtw_write16_m(sc, URTW_RF_PINS_OUTPUT, URTW_RF_PINS_MAGIC5);
3155 urtw_write16_m(sc, URTW_RF_PINS_SELECT, URTW_RF_PINS_MAGIC5);
3156 urtw_write16_m(sc, URTW_RF_PINS_ENABLE, URTW_RF_PINS_MAGIC5);
3196 urtw_write16_m(sc, URTW_BRSR_8187B, 0xfff);
3210 urtw_write16_m(sc, URTW_ARFR, 0xfff);
3221 urtw_write16_m(sc, URTW_ATIM_WND, 2);
3222 urtw_write16_m(sc, URTW_BEACON_INTERVAL, 100);
3224 urtw_write16_m(sc, URTW_FEMR_FOR_8187B, 0xffff);
3233 urtw_write16_m(sc, URTW_MAC4, ((uint32_t *)ic->ic_macaddr)[1] & 0xffff);
3247 urtw_write16_m(sc, URTW_TID_AC_MAP, 0xfa50);
3248 urtw_write16_m(sc, URTW_INT_MIG, 0x0000);
3255 urtw_write16_m(sc, URTW_RFSW_CTRL, 0x569a);
3272 urtw_write16_m(sc, URTW_RF_PINS_OUTPUT, 0x0480);
3273 urtw_write16_m(sc, URTW_RF_PINS_SELECT, 0x2488);
3274 urtw_write16_m(sc, URTW_RF_PINS_ENABLE, 0x1fff);
3504 urtw_write16_m(sc, URTW_INTR_MASK, 0xffff);
3514 urtw_write16_m(sc, URTW_INTR_MASK, 0);