dev/ffec/if_ffec.c

217 WR4(struct ffec_softc *sc, bus_size_t off, uint32_t val)
310 	WR4(sc, FEC_IER_REG, FEC_IER_MII);
312 	WR4(sc, FEC_MMFR_REG, FEC_MMFR_OP_READ |
334 	WR4(sc, FEC_IER_REG, FEC_IER_MII);
336 	WR4(sc, FEC_MMFR_REG, FEC_MMFR_OP_WRITE |
419 	WR4(sc, FEC_RCR_REG, rcr);
420 	WR4(sc, FEC_TCR_REG, tcr);
421 	WR4(sc, FEC_ECR_REG, ecr);
464 	WR4(sc, FEC_RMON_R_PACKETS, 0);
465 	WR4(sc, FEC_RMON_R_MC_PKT, 0);
466 	WR4(sc, FEC_RMON_R_CRC_ALIGN, 0);
467 	WR4(sc, FEC_RMON_R_UNDERSIZE, 0);
468 	WR4(sc, FEC_RMON_R_OVERSIZE, 0);
469 	WR4(sc, FEC_RMON_R_FRAG, 0);
470 	WR4(sc, FEC_RMON_R_JAB, 0);
471 	WR4(sc, FEC_RMON_T_PACKETS, 0);
472 	WR4(sc, FEC_RMON_T_MC_PKT, 0);
473 	WR4(sc, FEC_RMON_T_CRC_ALIGN, 0);
474 	WR4(sc, FEC_RMON_T_UNDERSIZE, 0);
475 	WR4(sc, FEC_RMON_T_OVERSIZE , 0);
476 	WR4(sc, FEC_RMON_T_FRAG, 0);
477 	WR4(sc, FEC_RMON_T_JAB, 0);
478 	WR4(sc, FEC_RMON_T_COL, 0);
656 		WR4(sc, FEC_TDAR_REG, FEC_TDAR_TDAR);
900 		WR4(sc, FEC_RDAR_REG, FEC_RDAR_RDAR);
977 	WR4(sc, FEC_GAUR_REG, (uint32_t)(ghash >> 32));
978 	WR4(sc, FEC_GALR_REG, (uint32_t)ghash);
992 	WR4(sc, FEC_IAUR_REG, (uint32_t)(ihash >> 32));
993 	WR4(sc, FEC_IALR_REG, (uint32_t)ihash);
999 	WR4(sc, FEC_PALR_REG, (eaddr[0] << 24) | (eaddr[1] << 16) |
1001 	WR4(sc, FEC_PAUR_REG, (eaddr[4] << 24) | (eaddr[5] << 16));
1023 	WR4(sc, FEC_ECR_REG, RD4(sc, FEC_ECR_REG) & ~FEC_ECR_ETHEREN);
1024 	WR4(sc, FEC_IEM_REG, 0x00000000);
1025 	WR4(sc, FEC_IER_REG, 0xffffffff);
1100 	WR4(sc, FEC_IEM_REG, 0x00000000);
1101 	WR4(sc, FEC_IER_REG, 0xffffffff);
1118 	WR4(sc, FEC_TFWR_REG, FEC_TFWR_STRFWD | FEC_TFWR_TWFR_128BYTE);
1124 	WR4(sc, FEC_RCR_REG, (maxfl << FEC_RCR_MAX_FL_SHIFT));
1132 	WR4(sc, FEC_TCR_REG, 0);
1139 	WR4(sc, FEC_OPD_REG, 0x00010020);
1163 	WR4(sc, FEC_MRBR_REG, maxfl << FEC_MRBR_R_BUF_SIZE_SHIFT);
1170 	WR4(sc, FEC_FTRL_REG, maxfl);
1182 	WR4(sc, FEC_RDSR_REG, sc->rxdesc_ring_paddr);
1183 	WR4(sc, FEC_TDSR_REG, sc->txdesc_ring_paddr);
1192 	WR4(sc, FEC_IEM_REG, FEC_IER_TXF | FEC_IER_RXF | FEC_IER_EBERR);
1198 	WR4(sc, FEC_MIBC_REG, regval | FEC_MIBC_DIS);
1200 	WR4(sc, FEC_MIBC_REG, regval & ~FEC_MIBC_DIS);
1216 	WR4(sc, FEC_ECR_REG, regval);
1231 	WR4(sc, FEC_RDAR_REG, FEC_RDAR_RDAR);
1257 		WR4(sc, FEC_IER_REG, FEC_IER_TXF);
1262 		WR4(sc, FEC_IER_REG, FEC_IER_RXF);
1275 		WR4(sc, FEC_IER_REG, FEC_IER_EBERR);
1630 	WR4(sc, FEC_ECR_REG, FEC_ECR_RESET);
1671 	WR4(sc, FEC_MSCR_REG, mscr);