dev/ale/if_ale.c

214 		v = CSR_READ_4(sc, ALE_MDIO);
241 		v = CSR_READ_4(sc, ALE_MDIO);
291 		reg = CSR_READ_4(sc, ALE_MAC_CFG);
364 	reg = CSR_READ_4(sc, ALE_SPI_CTRL);
375 		CSR_WRITE_4(sc, ALE_TWSI_CTRL, CSR_READ_4(sc, ALE_TWSI_CTRL) |
379 			reg = CSR_READ_4(sc, ALE_TWSI_CTRL);
392 	ea[0] = CSR_READ_4(sc, ALE_PAR0);
393 	ea[1] = CSR_READ_4(sc, ALE_PAR1);
493 		if ((CSR_READ_4(sc, ALE_PHY_STATUS) & PHY_STATUS_100M) != 0) {
519 	sc->ale_chip_rev = CSR_READ_4(sc, ALE_MASTER_CFG) >>
527 	txf_len = CSR_READ_4(sc, ALE_SRAM_TX_FIFO_LEN);
528 	rxf_len = CSR_READ_4(sc, ALE_SRAM_RX_FIFO_LEN);
1504 		reg = CSR_READ_4(sc, ALE_PCIE_PHYMISC);
1526 	reg = CSR_READ_4(sc, ALE_MAC_CFG);
1537 		reg = CSR_READ_4(sc, ALE_PCIE_PHYMISC);
2085 	reg = CSR_READ_4(sc, ALE_MAC_CFG);
2116 		CSR_READ_4(sc, ALE_RX_MIB_BASE + i);
2121 		CSR_READ_4(sc, ALE_TX_MIB_BASE + i);
2143 		*reg = CSR_READ_4(sc, ALE_RX_MIB_BASE + i);
2148 		*reg = CSR_READ_4(sc, ALE_TX_MIB_BASE + i);
2232 	status = CSR_READ_4(sc, ALE_INTR_STATUS);
2252 	status = CSR_READ_4(sc, ALE_INTR_STATUS);
2293 	    (CSR_READ_4(sc, ALE_INTR_STATUS) & ALE_INTRS) != 0) {
2598 	CSR_WRITE_4(sc, 0x1008, CSR_READ_4(sc, 0x1008) | 0x8000);
2603 		if ((CSR_READ_4(sc, ALE_MASTER_CFG) & MASTER_RESET) == 0)
2610 		if ((reg = CSR_READ_4(sc, ALE_IDLE_STATUS)) == 0)
2667 	CSR_READ_4(sc, ALE_WOL_CFG);
2719 	reg = CSR_READ_4(sc, ALE_MASTER_CFG);
2781 		reg = CSR_READ_4(sc, ALE_SRAM_RX_FIFO_LEN);
2883 	reg = CSR_READ_4(sc, ALE_TXQ_CFG);
2886 	reg = CSR_READ_4(sc, ALE_RXQ_CFG);
2889 	reg = CSR_READ_4(sc, ALE_DMA_CFG);
2922 	reg = CSR_READ_4(sc, ALE_MAC_CFG);
2929 		reg = CSR_READ_4(sc, ALE_IDLE_STATUS);
3000 	reg = CSR_READ_4(sc, ALE_MAC_CFG);
3020 	rxcfg = CSR_READ_4(sc, ALE_MAC_CFG);