Target/ARM/ARMISelDAGToDAG.cpp

53 /// ARMDAGToDAGISel - ARM specific code to select ARM machine
63 class ARMDAGToDAGISel : public SelectionDAGISel {
69   explicit ARMDAGToDAGISel(ARMBaseTargetMachine &tm, CodeGenOpt::Level OptLevel)
339 void ARMDAGToDAGISel::PreprocessISelDAG() {
425 bool ARMDAGToDAGISel::hasNoVMLxHazardUse(SDNode *N) const {
471 bool ARMDAGToDAGISel::isShifterOpProfitable(const SDValue &Shift,
483 unsigned ARMDAGToDAGISel::ConstantMaterializationCost(unsigned Val) const {
499 bool ARMDAGToDAGISel::canExtractShiftFromMul(const SDValue &N,
533 void ARMDAGToDAGISel::replaceDAGValue(const SDValue &N, SDValue M) {
538 bool ARMDAGToDAGISel::SelectImmShifterOperand(SDValue N,
579 bool ARMDAGToDAGISel::SelectRegShifterOperand(SDValue N,
607 bool ARMDAGToDAGISel::SelectAddrModeImm12(SDValue N,
659 bool ARMDAGToDAGISel::SelectLdStSOReg(SDValue N, SDValue &Base, SDValue &Offset,
768 AddrMode2Type ARMDAGToDAGISel::SelectAddrMode2Worker(SDValue N,
906 bool ARMDAGToDAGISel::SelectAddrMode2OffsetReg(SDNode *Op, SDValue N,
942 bool ARMDAGToDAGISel::SelectAddrMode2OffsetImmPre(SDNode *Op, SDValue N,
962 bool ARMDAGToDAGISel::SelectAddrMode2OffsetImm(SDNode *Op, SDValue N,
982 bool ARMDAGToDAGISel::SelectAddrOffsetNone(SDValue N, SDValue &Base) {
987 bool ARMDAGToDAGISel::SelectAddrMode3(SDValue N,
1041 bool ARMDAGToDAGISel::SelectAddrMode3Offset(SDNode *Op, SDValue N,
1063 bool ARMDAGToDAGISel::SelectAddrMode5(SDValue N,
1108 bool ARMDAGToDAGISel::SelectAddrMode6(SDNode *Parent, SDValue N, SDValue &Addr,
1137 bool ARMDAGToDAGISel::SelectAddrMode6Offset(SDNode *Op, SDValue N,
1151 bool ARMDAGToDAGISel::SelectAddrModePC(SDValue N,
1169 bool ARMDAGToDAGISel::SelectThumbAddrModeRR(SDValue N,
1186 ARMDAGToDAGISel::SelectThumbAddrModeImm5S(SDValue N, unsigned Scale,
1216 ARMDAGToDAGISel::SelectThumbAddrModeImm5S4(SDValue N, SDValue &Base,
1222 ARMDAGToDAGISel::SelectThumbAddrModeImm5S2(SDValue N, SDValue &Base,
1228 ARMDAGToDAGISel::SelectThumbAddrModeImm5S1(SDValue N, SDValue &Base,
1233 bool ARMDAGToDAGISel::SelectThumbAddrModeSP(SDValue N,
1282 bool ARMDAGToDAGISel::SelectT2AddrModeImm12(SDValue N,
1337 bool ARMDAGToDAGISel::SelectT2AddrModeImm8(SDValue N,
1364 bool ARMDAGToDAGISel::SelectT2AddrModeImm8Offset(SDNode *Op, SDValue N,
1381 bool ARMDAGToDAGISel::SelectT2AddrModeSoReg(SDValue N,
1439 bool ARMDAGToDAGISel::SelectT2AddrModeExclusive(SDValue N, SDValue &Base,
1475 SDNode *ARMDAGToDAGISel::SelectARMIndexedLoad(SDNode *N) {
1548 SDNode *ARMDAGToDAGISel::SelectT2IndexedLoad(SDNode *N) {
1597 SDNode *ARMDAGToDAGISel::createGPRPairNode(EVT VT, SDValue V0, SDValue V1) {
1608 SDNode *ARMDAGToDAGISel::createSRegPairNode(EVT VT, SDValue V0, SDValue V1) {
1619 SDNode *ARMDAGToDAGISel::createDRegPairNode(EVT VT, SDValue V0, SDValue V1) {
1630 SDNode *ARMDAGToDAGISel::createQRegPairNode(EVT VT, SDValue V0, SDValue V1) {
1641 SDNode *ARMDAGToDAGISel::createQuadSRegsNode(EVT VT, SDValue V0, SDValue V1,
1656 SDNode *ARMDAGToDAGISel::createQuadDRegsNode(EVT VT, SDValue V0, SDValue V1,
1671 SDNode *ARMDAGToDAGISel::createQuadQRegsNode(EVT VT, SDValue V0, SDValue V1,
1688 SDValue ARMDAGToDAGISel::GetVLDSTAlign(SDValue Align, SDLoc dl,
1809 SDNode *ARMDAGToDAGISel::SelectVLD(SDNode *N, bool isUpdating, unsigned NumVecs,
1942 SDNode *ARMDAGToDAGISel::SelectVST(SDNode *N, bool isUpdating, unsigned NumVecs,
2089 SDNode *ARMDAGToDAGISel::SelectVLDSTLane(SDNode *N, bool IsLoad,
2208 SDNode *ARMDAGToDAGISel::SelectVLDDup(SDNode *N, bool isUpdating,
2291 SDNode *ARMDAGToDAGISel::SelectVTBL(SDNode *N, bool IsExt, unsigned NumVecs,
2324 SDNode *ARMDAGToDAGISel::SelectV6T2BitfieldExtractOp(SDNode *N,
2436 SDNode *ARMDAGToDAGISel::SelectABSOp(SDNode *N){
2465 SDNode *ARMDAGToDAGISel::SelectConcatVector(SDNode *N) {
2474 SDNode *ARMDAGToDAGISel::Select(SDNode *N) {
3566 SDNode *ARMDAGToDAGISel::SelectReadRegister(SDNode *N){
3671 SDNode *ARMDAGToDAGISel::SelectWriteRegister(SDNode *N){
3771 SDNode *ARMDAGToDAGISel::SelectInlineAsm(SDNode *N){
3924 bool ARMDAGToDAGISel::
3958   return new ARMDAGToDAGISel(TM, OptLevel);