Lines Matching defs:PCIEIP_REG_REG_PHY_CTL_11_REG_GEN3_ENA_PHYIEI_EIOS_BB
8440 #define PCIEIP_REG_REG_PHY_CTL_11_REG_GEN3_ENA_PHYIEI_EIOS_BB (0x1<<29) // Enable Serdes IEI signal on internal EIOS detect