ath_hal/ar9300/ar9300_reset.c

3217     u_int32_t reg_val;
3232     reg_val = OS_REG_READ(ah, AR9285_AN_RXTXBB1);
3233     reg_val |= ((0x1 << 5) | (0x1 << 7));
3234     OS_REG_WRITE(ah, AR9285_AN_RXTXBB1, reg_val);
3237     reg_val = OS_REG_READ(ah, AR9285_AN_RF2G7);
3238     reg_val &= 0xfffffffd;
3239     OS_REG_WRITE(ah, AR9285_AN_RF2G7, reg_val);
3242     reg_val = OS_REG_READ(ah, AR9285_AN_RF2G1);
3243     reg_val &= 0xfffff7ff;
3244     OS_REG_WRITE(ah, AR9285_AN_RF2G1, reg_val);
3247     reg_val = OS_REG_READ(ah, AR9285_AN_RF2G2);
3248     reg_val |= (0x1 << 12);
3249     OS_REG_WRITE(ah, AR9285_AN_RF2G2, reg_val);
3252     reg_val = OS_REG_READ(ah, AR9285_AN_RF2G1);
3253     reg_val |= (0x7 << 23);
3254     OS_REG_WRITE(ah, AR9285_AN_RF2G1, reg_val);
3257     reg_val = OS_REG_READ(ah, AR9285_AN_RF2G3);
3258     reflo = ((reg_val >> 26) & 0x7);
3263     reg_val = ((reg_val & 0xe3ffffff) | (reflo << 26));
3264     OS_REG_WRITE(ah, AR9285_AN_RF2G3, reg_val);
3266     reg_val = OS_REG_READ(ah, AR9285_AN_RF2G3);
3267     reflo = ((reg_val >> 26) & 0x7);
3275     reg_val = OS_REG_READ(ah, AR_PHY_TSTDAC_CONST);
3282     reg_val = OS_REG_READ(ah, AR_PHY_TEST2);
3289     reg_val = OS_REG_READ(ah, AR_PHY_ADC_CTL);
3298     reg_val = OS_REG_READ(ah, AR9285_AN_RF2G6);
3299     reg_val &= 0xfc0fffff;
3300     OS_REG_WRITE(ah, AR9285_AN_RF2G6, reg_val);
3301     reg_val = OS_REG_READ(ah, AR9285_AN_RF2G3);
3302     reg_val &= 0xfdffffff;
3303     OS_REG_WRITE(ah, AR9285_AN_RF2G3, reg_val);
3308         reg_val = OS_REG_READ(ah, AR9285_AN_RF2G6);
3309         reg_val &= 0xfc0fffff;
3310         reg_val = reg_val | (0x1 << (19 + i)) | ((offs_6_1) << 20);
3311         OS_REG_WRITE(ah, AR9285_AN_RF2G6, reg_val);
3316     reg_val = OS_REG_READ(ah, AR9285_AN_RF2G6);
3317     reg_val &= 0xfc0fffff;
3318     reg_val = reg_val | ((offs_6_1 - 1) << 20);
3319     OS_REG_WRITE(ah, AR9285_AN_RF2G6, reg_val);
3322     reg_val = OS_REG_READ(ah, AR9285_AN_RF2G3);
3323     reg_val &= 0xfdffffff;
3324     reg_val = reg_val | (0x1 << 25);
3325     OS_REG_WRITE(ah, AR9285_AN_RF2G3, reg_val);
3330     reg_val = OS_REG_READ(ah, AR9285_AN_RF2G3);
3331     reg_val &= 0xfdffffff;
3332     reg_val = reg_val | (offs_0 << 25);
3333     OS_REG_WRITE(ah, AR9285_AN_RF2G3, reg_val);
3336     reg_val = OS_REG_READ(ah, AR9285_AN_RXTXBB1);
3337     reg_val &= 0xffffff5f;
3338     OS_REG_WRITE(ah, AR9285_AN_RXTXBB1, reg_val);
3341     reg_val = OS_REG_READ(ah, AR9285_AN_RF2G1);
3342     reg_val |= (0x1 << 11);
3343     OS_REG_WRITE(ah, AR9285_AN_RF2G1, reg_val);
3346     reg_val = OS_REG_READ(ah, AR9285_AN_RF2G2);
3347     reg_val &= 0xffffefff;
3348     OS_REG_WRITE(ah, AR9285_AN_RF2G2, reg_val);
3351     reg_val = OS_REG_READ(ah, AR9285_AN_RF2G1);
3352     reg_val &= 0xfc7fffff;
3353     OS_REG_WRITE(ah, AR9285_AN_RF2G1, reg_val);
3356     reg_val = OS_REG_READ(ah, AR9285_AN_RF2G3);
3357     reflo = (reg_val >> 26) & 0x7;
3361     reg_val = ((reg_val & 0xe3ffffff) | (reflo << 26));
3362     OS_REG_WRITE(ah, AR9285_AN_RF2G3, reg_val);
3363     reg_val = OS_REG_READ(ah, AR9285_AN_RF2G3);
3364     reflo = (reg_val >> 26) & 0x7;