nvidia/tegra124/tegra124_clk_pll.c

423 	WR4(sc, sc->base_reg, reg);
436 	WR4(sc, sc->base_reg, reg);
574 	WR4(sc, sc->base_reg, reg);
579 	WR4(sc, PLLE_AUX, reg);
589 	WR4(sc, sc->misc_reg, reg);
594 	WR4(sc, PLLE_SS_CNTL, reg);
600 	WR4(sc, sc->base_reg, reg);
613 	WR4(sc, PLLE_SS_CNTL, reg);
616 	WR4(sc, PLLE_SS_CNTL, reg);
620 	WR4(sc, PLLE_SS_CNTL, reg);
626 	WR4(sc, sc->misc_reg, reg);
633 	WR4(sc, PLLE_AUX, reg);
637 	WR4(sc, PLLE_AUX, reg);
644 	WR4(sc, XUSBIO_PLL_CFG0, reg);
648 	WR4(sc, XUSBIO_PLL_CFG0, reg);
662 	WR4(sc, SATA_PLL_CFG0, reg);
665 	WR4(sc, SATA_PLL_CFG0, reg);
670 	WR4(sc, PCIE_PLL_CFG0, reg);
731 	WR4(sc, sc->base_reg, reg);
736 	WR4(sc, sc->base_reg, reg);
741 	WR4(sc, sc->misc_reg, reg);
748 		WR4(sc, sc->base_reg, reg);
910 	WR4(sc, sc->base_reg, reg);
918 	WR4(sc, sc->base_reg, reg);
925 	WR4(sc, sc->misc_reg, reg);
930 	WR4(sc, sc->base_reg, reg);
937 		WR4(sc, sc->base_reg, reg);
1004 		WR4(sc, sc->misc_reg, reg);
1009 		WR4(sc, sc->misc_reg, reg);