Target/WebAssembly/WebAssemblyISelLowering.cpp

42     : TargetLowering(TM), Subtarget(&STI) {
43   auto MVTPtr = Subtarget->hasAddr64() ? MVT::i64 : MVT::i32;
53       Subtarget->hasAddr64() ? WebAssembly::SP64 : WebAssembly::SP32);
59   if (Subtarget->hasSIMD128()) {
65   if (Subtarget->hasUnimplementedSIMD128()) {
70   computeRegisterProperties(Subtarget->getRegisterInfo());
118     if (Subtarget->hasSIMD128())
121     if (Subtarget->hasUnimplementedSIMD128())
126   if (Subtarget->hasSIMD128()) {
135     if (Subtarget->hasUnimplementedSIMD128())
142     if (Subtarget->hasUnimplementedSIMD128())
150       if (Subtarget->hasUnimplementedSIMD128())
158       if (Subtarget->hasUnimplementedSIMD128())
170       if (Subtarget->hasUnimplementedSIMD128())
180       if (Subtarget->hasUnimplementedSIMD128())
185     if (Subtarget->hasUnimplementedSIMD128()) {
196       if (Subtarget->hasUnimplementedSIMD128())
201     if (Subtarget->hasUnimplementedSIMD128())
206     if (!Subtarget->hasUnimplementedSIMD128()) {
215   if (!Subtarget->hasSignExt()) {
217     auto Action = Subtarget->hasSIMD128() ? Custom : Expand;
250   if (Subtarget->hasSIMD128()) {
262     if (Subtarget->hasUnimplementedSIMD128()) {
439   const TargetInstrInfo &TII = *Subtarget->getInstrInfo();
499       if (Subtarget->hasSIMD128() && VT.isVector()) {
568   if (!Subtarget->hasUnimplementedSIMD128())
674     if (Subtarget->hasTailCall() && !CLI.IsVarArg) {
872   return Subtarget->hasMultivalue() || Outs.size() <= 1;
880   assert((Subtarget->hasMultivalue() || Outs.size() <= 1) &&
1075   if (!Subtarget->getTargetTriple().isOSEmscripten()) {
1103       Subtarget->getRegisterInfo()->getFrameRegister(DAG.getMachineFunction());
1278   assert(!Subtarget->hasSignExt() && Subtarget->hasSIMD128());
1314   bool CanSwizzle = Subtarget->hasUnimplementedSIMD128() && VecT == MVT::v16i8;
1413   if (Subtarget->hasUnimplementedSIMD128()) {
1443     if (Subtarget->hasUnimplementedSIMD128() &&
1505   assert(Subtarget->hasUnimplementedSIMD128());