Lines Matching refs:REG
161 'r' REG generic register value, for register table
314 #define REG (MODDOT + 1)
318 #define AUXREG (REG + 1)
327 If REG is NULL, then this is actually a constant.
1059 if (type == REG)
1142 const struct arc_operand_value *reg = lookup_register (REG, regno);
1425 { "r0", 0, REG, 0 }, { "r1", 1, REG, 0 }, { "r2", 2, REG, 0 },
1426 { "r3", 3, REG, 0 }, { "r4", 4, REG, 0 }, { "r5", 5, REG, 0 },
1427 { "r6", 6, REG, 0 }, { "r7", 7, REG, 0 }, { "r8", 8, REG, 0 },
1428 { "r9", 9, REG, 0 }, { "r10", 10, REG, 0 }, { "r11", 11, REG, 0 },
1429 { "r12", 12, REG, 0 }, { "r13", 13, REG, 0 }, { "r14", 14, REG, 0 },
1430 { "r15", 15, REG, 0 }, { "r16", 16, REG, 0 }, { "r17", 17, REG, 0 },
1431 { "r18", 18, REG, 0 }, { "r19", 19, REG, 0 }, { "r20", 20, REG, 0 },
1432 { "r21", 21, REG, 0 }, { "r22", 22, REG, 0 }, { "r23", 23, REG, 0 },
1433 { "r24", 24, REG, 0 }, { "r25", 25, REG, 0 }, { "r26", 26, REG, 0 },
1434 { "r27", 27, REG, 0 }, { "r28", 28, REG, 0 },
1436 { "ilink1", 29, REG, 0 },
1438 { "ilink2", 30, REG, 0 },
1440 { "blink", 31, REG, 0 },
1443 { "r32", 32, REG, 0 }, { "r33", 33, REG, 0 }, { "r34", 34, REG, 0 },
1444 { "r35", 35, REG, 0 }, { "r36", 36, REG, 0 }, { "r37", 37, REG, 0 },
1445 { "r38", 38, REG, 0 }, { "r39", 39, REG, 0 }, { "r40", 40, REG, 0 },
1446 { "r41", 41, REG, 0 }, { "r42", 42, REG, 0 }, { "r43", 43, REG, 0 },
1447 { "r44", 44, REG, 0 }, { "r45", 45, REG, 0 }, { "r46", 46, REG, 0 },
1448 { "r47", 47, REG, 0 }, { "r48", 48, REG, 0 }, { "r49", 49, REG, 0 },
1449 { "r50", 50, REG, 0 }, { "r51", 51, REG, 0 }, { "r52", 52, REG, 0 },
1450 { "r53", 53, REG, 0 }, { "r54", 54, REG, 0 }, { "r55", 55, REG, 0 },
1451 { "r56", 56, REG, 0 }, { "r57", 57, REG, 0 }, { "r58", 58, REG, 0 },
1452 { "r59", 59, REG, 0 },
1455 { "lp_count", 60, REG, 0 },
1457 { "r61", 61, REG, ARC_REGISTER_READONLY },
1459 { "r62", 62, REG, ARC_REGISTER_READONLY },
1461 { "r63", 63, REG, ARC_REGISTER_READONLY },
1464 { "gp", 26, REG, 0 },
1466 { "fp", 27, REG, 0 },
1468 { "sp", 28, REG, 0 },
1470 { "r29", 29, REG, 0 },
1471 { "r30", 30, REG, 0 },
1472 { "r31", 31, REG, 0 },
1473 { "r60", 60, REG, 0 },
1738 return REG;