Lines Matching refs:gpio_cfgx
108 cvmx_gpio_bit_cfgx_t gpio_cfgx;
117 gpio_cfgx.u64 = cvmx_read_csr(CVMX_GPIO_BIT_CFGX(pin->gp_pin));
121 gpio_cfgx.s.tx_oe = 1;
125 gpio_cfgx.s.tx_oe = 0;
128 gpio_cfgx.s.rx_xor = 1;
130 gpio_cfgx.s.rx_xor = 0;
131 cvmx_write_csr(CVMX_GPIO_BIT_CFGX(pin->gp_pin), gpio_cfgx.u64);
307 cvmx_gpio_bit_cfgx_t gpio_cfgx;
315 gpio_cfgx.u64 = cvmx_read_csr(CVMX_GPIO_BIT_CFGX(irq));
317 if (gpio_cfgx.s.int_type == OCTEON_GPIO_IRQ_EDGE)
320 gpio_cfgx.s.int_en = 0;
321 cvmx_write_csr(CVMX_GPIO_BIT_CFGX(irq), gpio_cfgx.u64);
329 cvmx_gpio_bit_cfgx_t gpio_cfgx;
341 gpio_cfgx.u64 = cvmx_read_csr(CVMX_GPIO_BIT_CFGX(irq));
343 gpio_cfgx.s.int_en = 1;
344 cvmx_write_csr(CVMX_GPIO_BIT_CFGX(irq), gpio_cfgx.u64);
371 cvmx_gpio_bit_cfgx_t gpio_cfgx;
421 gpio_cfgx.u64 = cvmx_read_csr(CVMX_GPIO_BIT_CFGX(7));
422 gpio_cfgx.s.int_en = 1;
423 gpio_cfgx.s.int_type = OCTEON_GPIO_IRQ_EDGE;
424 cvmx_write_csr(CVMX_GPIO_BIT_CFGX(7), gpio_cfgx.u64);
429 gpio_cfgx.u64 = cvmx_read_csr(CVMX_GPIO_BIT_CFGX(i));
431 i, gpio_cfgx.s.tx_oe, gpio_cfgx.s.rx_xor,
432 gpio_cfgx.s.int_en, gpio_cfgx.s.int_type ? "rising edge" : "level");