dev/e1000/e1000_ich8lan.c

206 	u32 mac_reg = 0;
257 			mac_reg = E1000_READ_REG(hw, E1000_CTRL_EXT);
258 			mac_reg &= ~E1000_CTRL_EXT_FORCE_SMBUS;
259 			E1000_WRITE_REG(hw, E1000_CTRL_EXT, mac_reg);
275 	u32 mac_reg;
280 	mac_reg = E1000_READ_REG(hw, E1000_FEXTNVM3);
281 	mac_reg &= ~E1000_FEXTNVM3_PHY_CFG_COUNTER_MASK;
282 	mac_reg |= E1000_FEXTNVM3_PHY_CFG_COUNTER_50MSEC;
283 	E1000_WRITE_REG(hw, E1000_FEXTNVM3, mac_reg);
286 	mac_reg = E1000_READ_REG(hw, E1000_CTRL);
287 	mac_reg |= E1000_CTRL_LANPHYPC_OVERRIDE;
288 	mac_reg &= ~E1000_CTRL_LANPHYPC_VALUE;
289 	E1000_WRITE_REG(hw, E1000_CTRL, mac_reg);
292 	mac_reg &= ~E1000_CTRL_LANPHYPC_OVERRIDE;
293 	E1000_WRITE_REG(hw, E1000_CTRL, mac_reg);
319 	u32 mac_reg, fwsm = E1000_READ_REG(hw, E1000_FWSM);
354 		mac_reg = E1000_READ_REG(hw, E1000_CTRL_EXT);
355 		mac_reg |= E1000_CTRL_EXT_FORCE_SMBUS;
356 		E1000_WRITE_REG(hw, E1000_CTRL_EXT, mac_reg);
390 			mac_reg = E1000_READ_REG(hw, E1000_CTRL_EXT);
391 			mac_reg &= ~E1000_CTRL_EXT_FORCE_SMBUS;
392 			E1000_WRITE_REG(hw, E1000_CTRL_EXT, mac_reg);
1261 	u32 mac_reg;
1276 		mac_reg = E1000_READ_REG(hw, E1000_H2ME);
1277 		mac_reg |= E1000_H2ME_ULP | E1000_H2ME_ENFORCE_SETTINGS;
1278 		E1000_WRITE_REG(hw, E1000_H2ME, mac_reg);
1316 	mac_reg = E1000_READ_REG(hw, E1000_CTRL_EXT);
1317 	mac_reg |= E1000_CTRL_EXT_FORCE_SMBUS;
1318 	E1000_WRITE_REG(hw, E1000_CTRL_EXT, mac_reg);
1363 	mac_reg = E1000_READ_REG(hw, E1000_FEXTNVM7);
1364 	mac_reg |= E1000_FEXTNVM7_DISABLE_SMB_PERST;
1365 	E1000_WRITE_REG(hw, E1000_FEXTNVM7, mac_reg);
1408 	u32 mac_reg;
1423 			mac_reg = E1000_READ_REG(hw, E1000_H2ME);
1424 			mac_reg &= ~E1000_H2ME_ULP;
1425 			mac_reg |= E1000_H2ME_ENFORCE_SETTINGS;
1426 			E1000_WRITE_REG(hw, E1000_H2ME, mac_reg);
1442 			mac_reg = E1000_READ_REG(hw, E1000_H2ME);
1443 			mac_reg &= ~E1000_H2ME_ENFORCE_SETTINGS;
1444 			E1000_WRITE_REG(hw, E1000_H2ME, mac_reg);
1447 			mac_reg = E1000_READ_REG(hw, E1000_H2ME);
1448 			mac_reg &= ~E1000_H2ME_ULP;
1449 			E1000_WRITE_REG(hw, E1000_H2ME, mac_reg);
1469 		mac_reg = E1000_READ_REG(hw, E1000_CTRL_EXT);
1470 		mac_reg |= E1000_CTRL_EXT_FORCE_SMBUS;
1471 		E1000_WRITE_REG(hw, E1000_CTRL_EXT, mac_reg);
1484 	mac_reg = E1000_READ_REG(hw, E1000_CTRL_EXT);
1485 	mac_reg &= ~E1000_CTRL_EXT_FORCE_SMBUS;
1486 	E1000_WRITE_REG(hw, E1000_CTRL_EXT, mac_reg);
1516 		mac_reg = E1000_READ_REG(hw, E1000_FEXTNVM7);
1517 		mac_reg &= ~E1000_FEXTNVM7_DISABLE_SMB_PERST;
1518 		E1000_WRITE_REG(hw, E1000_FEXTNVM7, mac_reg);
1685 		u32 mac_reg;
1687 		mac_reg = E1000_READ_REG(hw, E1000_FEXTNVM4);
1688 		mac_reg &= ~E1000_FEXTNVM4_BEACON_DURATION_MASK;
1689 		mac_reg |= E1000_FEXTNVM4_BEACON_DURATION_8USEC;
1690 		E1000_WRITE_REG(hw, E1000_FEXTNVM4, mac_reg);
2521 	u32 mac_reg;
2534 		mac_reg = E1000_READ_REG(hw, E1000_EXTCNF_CTRL);
2535 		if (mac_reg & E1000_EXTCNF_CTRL_OEM_WRITE_ENABLE)
2539 	mac_reg = E1000_READ_REG(hw, E1000_FEXTNVM);
2540 	if (!(mac_reg & E1000_FEXTNVM_SW_CONFIG_ICH8M))
2543 	mac_reg = E1000_READ_REG(hw, E1000_PHY_CTRL);
2552 		if (mac_reg & E1000_PHY_CTRL_GBE_DISABLE)
2555 		if (mac_reg & E1000_PHY_CTRL_D0A_LPLU)
2558 		if (mac_reg & (E1000_PHY_CTRL_GBE_DISABLE |
2562 		if (mac_reg & (E1000_PHY_CTRL_D0A_LPLU |
2694 	u32 mac_reg;
2709 		mac_reg = E1000_READ_REG(hw, E1000_RAL(i));
2711 					   (u16)(mac_reg & 0xFFFF));
2713 					   (u16)((mac_reg >> 16) & 0xFFFF));
2715 		mac_reg = E1000_READ_REG(hw, E1000_RAH(i));
2717 					   (u16)(mac_reg & 0xFFFF));
2719 					   (u16)((mac_reg & E1000_RAH_AV)
2757 	u32 mac_reg;
2799 		mac_reg = E1000_READ_REG(hw, E1000_FFLT_DBG);
2800 		mac_reg &= ~(1 << 14);
2801 		mac_reg |= (7 << 15);
2802 		E1000_WRITE_REG(hw, E1000_FFLT_DBG, mac_reg);
2804 		mac_reg = E1000_READ_REG(hw, E1000_RCTL);
2805 		mac_reg |= E1000_RCTL_SECRC;
2806 		E1000_WRITE_REG(hw, E1000_RCTL, mac_reg);
2859 		mac_reg = E1000_READ_REG(hw, E1000_FFLT_DBG);
2860 		mac_reg &= ~(0xF << 14);
2861 		E1000_WRITE_REG(hw, E1000_FFLT_DBG, mac_reg);
2863 		mac_reg = E1000_READ_REG(hw, E1000_RCTL);
2864 		mac_reg &= ~E1000_RCTL_SECRC;
2865 		E1000_WRITE_REG(hw, E1000_RCTL, mac_reg);
2994 			u32 mac_reg;
2995 			mac_reg = E1000_READ_REG(hw, E1000_FEXTNVM4);
2996 			mac_reg &= ~E1000_FEXTNVM4_BEACON_DURATION_MASK;
2997 			mac_reg |= E1000_FEXTNVM4_BEACON_DURATION_16USEC;
2998 			E1000_WRITE_REG(hw, E1000_FEXTNVM4, mac_reg);