Lines Matching refs:ARM
18 #include "ARM.h"
34 cl::desc("Verify machine code after expanding ARM pseudos"));
50 return "ARM pseudo instruction expansion pass";
131 { ARM::VLD1LNq16Pseudo, ARM::VLD1LNd16, true, false, false, EvenDblSpc, 1, 4 ,true},
132 { ARM::VLD1LNq16Pseudo_UPD, ARM::VLD1LNd16_UPD, true, true, true, EvenDblSpc, 1, 4 ,true},
133 { ARM::VLD1LNq32Pseudo, ARM::VLD1LNd32, true, false, false, EvenDblSpc, 1, 2 ,true},
134 { ARM::VLD1LNq32Pseudo_UPD, ARM::VLD1LNd32_UPD, true, true, true, EvenDblSpc, 1, 2 ,true},
135 { ARM::VLD1LNq8Pseudo, ARM::VLD1LNd8, true, false, false, EvenDblSpc, 1, 8 ,true},
136 { ARM::VLD1LNq8Pseudo_UPD, ARM::VLD1LNd8_UPD, true, true, true, EvenDblSpc, 1, 8 ,true},
138 { ARM::VLD1d64QPseudo, ARM::VLD1d64Q, true, false, false, SingleSpc, 4, 1 ,false},
139 { ARM::VLD1d64QPseudoWB_fixed, ARM::VLD1d64Qwb_fixed, true, true, false, SingleSpc, 4, 1 ,false},
140 { ARM::VLD1d64TPseudo, ARM::VLD1d64T, true, false, false, SingleSpc, 3, 1 ,false},
141 { ARM::VLD1d64TPseudoWB_fixed, ARM::VLD1d64Twb_fixed, true, true, false, SingleSpc, 3, 1 ,false},
143 { ARM::VLD2LNd16Pseudo, ARM::VLD2LNd16, true, false, false, SingleSpc, 2, 4 ,true},
144 { ARM::VLD2LNd16Pseudo_UPD, ARM::VLD2LNd16_UPD, true, true, true, SingleSpc, 2, 4 ,true},
145 { ARM::VLD2LNd32Pseudo, ARM::VLD2LNd32, true, false, false, SingleSpc, 2, 2 ,true},
146 { ARM::VLD2LNd32Pseudo_UPD, ARM::VLD2LNd32_UPD, true, true, true, SingleSpc, 2, 2 ,true},
147 { ARM::VLD2LNd8Pseudo, ARM::VLD2LNd8, true, false, false, SingleSpc, 2, 8 ,true},
148 { ARM::VLD2LNd8Pseudo_UPD, ARM::VLD2LNd8_UPD, true, true, true, SingleSpc, 2, 8 ,true},
149 { ARM::VLD2LNq16Pseudo, ARM::VLD2LNq16, true, false, false, EvenDblSpc, 2, 4 ,true},
150 { ARM::VLD2LNq16Pseudo_UPD, ARM::VLD2LNq16_UPD, true, true, true, EvenDblSpc, 2, 4 ,true},
151 { ARM::VLD2LNq32Pseudo, ARM::VLD2LNq32, true, false, false, EvenDblSpc, 2, 2 ,true},
152 { ARM::VLD2LNq32Pseudo_UPD, ARM::VLD2LNq32_UPD, true, true, true, EvenDblSpc, 2, 2 ,true},
154 { ARM::VLD2q16Pseudo, ARM::VLD2q16, true, false, false, SingleSpc, 4, 4 ,false},
155 { ARM::VLD2q16PseudoWB_fixed, ARM::VLD2q16wb_fixed, true, true, false, SingleSpc, 4, 4 ,false},
156 { ARM::VLD2q16PseudoWB_register, ARM::VLD2q16wb_register, true, true, true, SingleSpc, 4, 4 ,false},
157 { ARM::VLD2q32Pseudo, ARM::VLD2q32, true, false, false, SingleSpc, 4, 2 ,false},
158 { ARM::VLD2q32PseudoWB_fixed, ARM::VLD2q32wb_fixed, true, true, false, SingleSpc, 4, 2 ,false},
159 { ARM::VLD2q32PseudoWB_register, ARM::VLD2q32wb_register, true, true, true, SingleSpc, 4, 2 ,false},
160 { ARM::VLD2q8Pseudo, ARM::VLD2q8, true, false, false, SingleSpc, 4, 8 ,false},
161 { ARM::VLD2q8PseudoWB_fixed, ARM::VLD2q8wb_fixed, true, true, false, SingleSpc, 4, 8 ,false},
162 { ARM::VLD2q8PseudoWB_register, ARM::VLD2q8wb_register, true, true, true, SingleSpc, 4, 8 ,false},
164 { ARM::VLD3DUPd16Pseudo, ARM::VLD3DUPd16, true, false, false, SingleSpc, 3, 4,true},
165 { ARM::VLD3DUPd16Pseudo_UPD, ARM::VLD3DUPd16_UPD, true, true, true, SingleSpc, 3, 4,true},
166 { ARM::VLD3DUPd32Pseudo, ARM::VLD3DUPd32, true, false, false, SingleSpc, 3, 2,true},
167 { ARM::VLD3DUPd32Pseudo_UPD, ARM::VLD3DUPd32_UPD, true, true, true, SingleSpc, 3, 2,true},
168 { ARM::VLD3DUPd8Pseudo, ARM::VLD3DUPd8, true, false, false, SingleSpc, 3, 8,true},
169 { ARM::VLD3DUPd8Pseudo_UPD, ARM::VLD3DUPd8_UPD, true, true, true, SingleSpc, 3, 8,true},
171 { ARM::VLD3LNd16Pseudo, ARM::VLD3LNd16, true, false, false, SingleSpc, 3, 4 ,true},
172 { ARM::VLD3LNd16Pseudo_UPD, ARM::VLD3LNd16_UPD, true, true, true, SingleSpc, 3, 4 ,true},
173 { ARM::VLD3LNd32Pseudo, ARM::VLD3LNd32, true, false, false, SingleSpc, 3, 2 ,true},
174 { ARM::VLD3LNd32Pseudo_UPD, ARM::VLD3LNd32_UPD, true, true, true, SingleSpc, 3, 2 ,true},
175 { ARM::VLD3LNd8Pseudo, ARM::VLD3LNd8, true, false, false, SingleSpc, 3, 8 ,true},
176 { ARM::VLD3LNd8Pseudo_UPD, ARM::VLD3LNd8_UPD, true, true, true, SingleSpc, 3, 8 ,true},
177 { ARM::VLD3LNq16Pseudo, ARM::VLD3LNq16, true, false, false, EvenDblSpc, 3, 4 ,true},
178 { ARM::VLD3LNq16Pseudo_UPD, ARM::VLD3LNq16_UPD, true, true, true, EvenDblSpc, 3, 4 ,true},
179 { ARM::VLD3LNq32Pseudo, ARM::VLD3LNq32, true, false, false, EvenDblSpc, 3, 2 ,true},
180 { ARM::VLD3LNq32Pseudo_UPD, ARM::VLD3LNq32_UPD, true, true, true, EvenDblSpc, 3, 2 ,true},
182 { ARM::VLD3d16Pseudo, ARM::VLD3d16, true, false, false, SingleSpc, 3, 4 ,true},
183 { ARM::VLD3d16Pseudo_UPD, ARM::VLD3d16_UPD, true, true, true, SingleSpc, 3, 4 ,true},
184 { ARM::VLD3d32Pseudo, ARM::VLD3d32, true, false, false, SingleSpc, 3, 2 ,true},
185 { ARM::VLD3d32Pseudo_UPD, ARM::VLD3d32_UPD, true, true, true, SingleSpc, 3, 2 ,true},
186 { ARM::VLD3d8Pseudo, ARM::VLD3d8, true, false, false, SingleSpc, 3, 8 ,true},
187 { ARM::VLD3d8Pseudo_UPD, ARM::VLD3d8_UPD, true, true, true, SingleSpc, 3, 8 ,true},
189 { ARM::VLD3q16Pseudo_UPD, ARM::VLD3q16_UPD, true, true, true, EvenDblSpc, 3, 4 ,true},
190 { ARM::VLD3q16oddPseudo, ARM::VLD3q16, true, false, false, OddDblSpc, 3, 4 ,true},
191 { ARM::VLD3q16oddPseudo_UPD, ARM::VLD3q16_UPD, true, true, true, OddDblSpc, 3, 4 ,true},
192 { ARM::VLD3q32Pseudo_UPD, ARM::VLD3q32_UPD, true, true, true, EvenDblSpc, 3, 2 ,true},
193 { ARM::VLD3q32oddPseudo, ARM::VLD3q32, true, false, false, OddDblSpc, 3, 2 ,true},
194 { ARM::VLD3q32oddPseudo_UPD, ARM::VLD3q32_UPD, true, true, true, OddDblSpc, 3, 2 ,true},
195 { ARM::VLD3q8Pseudo_UPD, ARM::VLD3q8_UPD, true, true, true, EvenDblSpc, 3, 8 ,true},
196 { ARM::VLD3q8oddPseudo, ARM::VLD3q8, true, false, false, OddDblSpc, 3, 8 ,true},
197 { ARM::VLD3q8oddPseudo_UPD, ARM::VLD3q8_UPD, true, true, true, OddDblSpc, 3, 8 ,true},
199 { ARM::VLD4DUPd16Pseudo, ARM::VLD4DUPd16, true, false, false, SingleSpc, 4, 4,true},
200 { ARM::VLD4DUPd16Pseudo_UPD, ARM::VLD4DUPd16_UPD, true, true, true, SingleSpc, 4, 4,true},
201 { ARM::VLD4DUPd32Pseudo, ARM::VLD4DUPd32, true, false, false, SingleSpc, 4, 2,true},
202 { ARM::VLD4DUPd32Pseudo_UPD, ARM::VLD4DUPd32_UPD, true, true, true, SingleSpc, 4, 2,true},
203 { ARM::VLD4DUPd8Pseudo, ARM::VLD4DUPd8, true, false, false, SingleSpc, 4, 8,true},
204 { ARM::VLD4DUPd8Pseudo_UPD, ARM::VLD4DUPd8_UPD, true, true, true, SingleSpc, 4, 8,true},
206 { ARM::VLD4LNd16Pseudo, ARM::VLD4LNd16, true, false, false, SingleSpc, 4, 4 ,true},
207 { ARM::VLD4LNd16Pseudo_UPD, ARM::VLD4LNd16_UPD, true, true, true, SingleSpc, 4, 4 ,true},
208 { ARM::VLD4LNd32Pseudo, ARM::VLD4LNd32, true, false, false, SingleSpc, 4, 2 ,true},
209 { ARM::VLD4LNd32Pseudo_UPD, ARM::VLD4LNd32_UPD, true, true, true, SingleSpc, 4, 2 ,true},
210 { ARM::VLD4LNd8Pseudo, ARM::VLD4LNd8, true, false, false, SingleSpc, 4, 8 ,true},
211 { ARM::VLD4LNd8Pseudo_UPD, ARM::VLD4LNd8_UPD, true, true, true, SingleSpc, 4, 8 ,true},
212 { ARM::VLD4LNq16Pseudo, ARM::VLD4LNq16, true, false, false, EvenDblSpc, 4, 4 ,true},
213 { ARM::VLD4LNq16Pseudo_UPD, ARM::VLD4LNq16_UPD, true, true, true, EvenDblSpc, 4, 4 ,true},
214 { ARM::VLD4LNq32Pseudo, ARM::VLD4LNq32, true, false, false, EvenDblSpc, 4, 2 ,true},
215 { ARM::VLD4LNq32Pseudo_UPD, ARM::VLD4LNq32_UPD, true, true, true, EvenDblSpc, 4, 2 ,true},
217 { ARM::VLD4d16Pseudo, ARM::VLD4d16, true, false, false, SingleSpc, 4, 4 ,true},
218 { ARM::VLD4d16Pseudo_UPD, ARM::VLD4d16_UPD, true, true, true, SingleSpc, 4, 4 ,true},
219 { ARM::VLD4d32Pseudo, ARM::VLD4d32, true, false, false, SingleSpc, 4, 2 ,true},
220 { ARM::VLD4d32Pseudo_UPD, ARM::VLD4d32_UPD, true, true, true, SingleSpc, 4, 2 ,true},
221 { ARM::VLD4d8Pseudo, ARM::VLD4d8, true, false, false, SingleSpc, 4, 8 ,true},
222 { ARM::VLD4d8Pseudo_UPD, ARM::VLD4d8_UPD, true, true, true, SingleSpc, 4, 8 ,true},
224 { ARM::VLD4q16Pseudo_UPD, ARM::VLD4q16_UPD, true, true, true, EvenDblSpc, 4, 4 ,true},
225 { ARM::VLD4q16oddPseudo, ARM::VLD4q16, true, false, false, OddDblSpc, 4, 4 ,true},
226 { ARM::VLD4q16oddPseudo_UPD, ARM::VLD4q16_UPD, true, true, true, OddDblSpc, 4, 4 ,true},
227 { ARM::VLD4q32Pseudo_UPD, ARM::VLD4q32_UPD, true, true, true, EvenDblSpc, 4, 2 ,true},
228 { ARM::VLD4q32oddPseudo, ARM::VLD4q32, true, false, false, OddDblSpc, 4, 2 ,true},
229 { ARM::VLD4q32oddPseudo_UPD, ARM::VLD4q32_UPD, true, true, true, OddDblSpc, 4, 2 ,true},
230 { ARM::VLD4q8Pseudo_UPD, ARM::VLD4q8_UPD, true, true, true, EvenDblSpc, 4, 8 ,true},
231 { ARM::VLD4q8oddPseudo, ARM::VLD4q8, true, false, false, OddDblSpc, 4, 8 ,true},
232 { ARM::VLD4q8oddPseudo_UPD, ARM::VLD4q8_UPD, true, true, true, OddDblSpc, 4, 8 ,true},
234 { ARM::VST1LNq16Pseudo, ARM::VST1LNd16, false, false, false, EvenDblSpc, 1, 4 ,true},
235 { ARM::VST1LNq16Pseudo_UPD, ARM::VST1LNd16_UPD, false, true, true, EvenDblSpc, 1, 4 ,true},
236 { ARM::VST1LNq32Pseudo, ARM::VST1LNd32, false, false, false, EvenDblSpc, 1, 2 ,true},
237 { ARM::VST1LNq32Pseudo_UPD, ARM::VST1LNd32_UPD, false, true, true, EvenDblSpc, 1, 2 ,true},
238 { ARM::VST1LNq8Pseudo, ARM::VST1LNd8, false, false, false, EvenDblSpc, 1, 8 ,true},
239 { ARM::VST1LNq8Pseudo_UPD, ARM::VST1LNd8_UPD, false, true, true, EvenDblSpc, 1, 8 ,true},
241 { ARM::VST1d64QPseudo, ARM::VST1d64Q, false, false, false, SingleSpc, 4, 1 ,false},
242 { ARM::VST1d64QPseudoWB_fixed, ARM::VST1d64Qwb_fixed, false, true, false, SingleSpc, 4, 1 ,false},
243 { ARM::VST1d64QPseudoWB_register, ARM::VST1d64Qwb_register, false, true, true, SingleSpc, 4, 1 ,false},
244 { ARM::VST1d64TPseudo, ARM::VST1d64T, false, false, false, SingleSpc, 3, 1 ,false},
245 { ARM::VST1d64TPseudoWB_fixed, ARM::VST1d64Twb_fixed, false, true, false, SingleSpc, 3, 1 ,false},
246 { ARM::VST1d64TPseudoWB_register, ARM::VST1d64Twb_register, false, true, true, SingleSpc, 3, 1 ,false},
248 { ARM::VST2LNd16Pseudo, ARM::VST2LNd16, false, false, false, SingleSpc, 2, 4 ,true},
249 { ARM::VST2LNd16Pseudo_UPD, ARM::VST2LNd16_UPD, false, true, true, SingleSpc, 2, 4 ,true},
250 { ARM::VST2LNd32Pseudo, ARM::VST2LNd32, false, false, false, SingleSpc, 2, 2 ,true},
251 { ARM::VST2LNd32Pseudo_UPD, ARM::VST2LNd32_UPD, false, true, true, SingleSpc, 2, 2 ,true},
252 { ARM::VST2LNd8Pseudo, ARM::VST2LNd8, false, false, false, SingleSpc, 2, 8 ,true},
253 { ARM::VST2LNd8Pseudo_UPD, ARM::VST2LNd8_UPD, false, true, true, SingleSpc, 2, 8 ,true},
254 { ARM::VST2LNq16Pseudo, ARM::VST2LNq16, false, false, false, EvenDblSpc, 2, 4,true},
255 { ARM::VST2LNq16Pseudo_UPD, ARM::VST2LNq16_UPD, false, true, true, EvenDblSpc, 2, 4,true},
256 { ARM::VST2LNq32Pseudo, ARM::VST2LNq32, false, false, false, EvenDblSpc, 2, 2,true},
257 { ARM::VST2LNq32Pseudo_UPD, ARM::VST2LNq32_UPD, false, true, true, EvenDblSpc, 2, 2,true},
259 { ARM::VST2q16Pseudo, ARM::VST2q16, false, false, false, SingleSpc, 4, 4 ,false},
260 { ARM::VST2q16PseudoWB_fixed, ARM::VST2q16wb_fixed, false, true, false, SingleSpc, 4, 4 ,false},
261 { ARM::VST2q16PseudoWB_register, ARM::VST2q16wb_register, false, true, true, SingleSpc, 4, 4 ,false},
262 { ARM::VST2q32Pseudo, ARM::VST2q32, false, false, false, SingleSpc, 4, 2 ,false},
263 { ARM::VST2q32PseudoWB_fixed, ARM::VST2q32wb_fixed, false, true, false, SingleSpc, 4, 2 ,false},
264 { ARM::VST2q32PseudoWB_register, ARM::VST2q32wb_register, false, true, true, SingleSpc, 4, 2 ,false},
265 { ARM::VST2q8Pseudo, ARM::VST2q8, false, false, false, SingleSpc, 4, 8 ,false},
266 { ARM::VST2q8PseudoWB_fixed, ARM::VST2q8wb_fixed, false, true, false, SingleSpc, 4, 8 ,false},
267 { ARM::VST2q8PseudoWB_register, ARM::VST2q8wb_register, false, true, true, SingleSpc, 4, 8 ,false},
269 { ARM::VST3LNd16Pseudo, ARM::VST3LNd16, false, false, false, SingleSpc, 3, 4 ,true},
270 { ARM::VST3LNd16Pseudo_UPD, ARM::VST3LNd16_UPD, false, true, true, SingleSpc, 3, 4 ,true},
271 { ARM::VST3LNd32Pseudo, ARM::VST3LNd32, false, false, false, SingleSpc, 3, 2 ,true},
272 { ARM::VST3LNd32Pseudo_UPD, ARM::VST3LNd32_UPD, false, true, true, SingleSpc, 3, 2 ,true},
273 { ARM::VST3LNd8Pseudo, ARM::VST3LNd8, false, false, false, SingleSpc, 3, 8 ,true},
274 { ARM::VST3LNd8Pseudo_UPD, ARM::VST3LNd8_UPD, false, true, true, SingleSpc, 3, 8 ,true},
275 { ARM::VST3LNq16Pseudo, ARM::VST3LNq16, false, false, false, EvenDblSpc, 3, 4,true},
276 { ARM::VST3LNq16Pseudo_UPD, ARM::VST3LNq16_UPD, false, true, true, EvenDblSpc, 3, 4,true},
277 { ARM::VST3LNq32Pseudo, ARM::VST3LNq32, false, false, false, EvenDblSpc, 3, 2,true},
278 { ARM::VST3LNq32Pseudo_UPD, ARM::VST3LNq32_UPD, false, true, true, EvenDblSpc, 3, 2,true},
280 { ARM::VST3d16Pseudo, ARM::VST3d16, false, false, false, SingleSpc, 3, 4 ,true},
281 { ARM::VST3d16Pseudo_UPD, ARM::VST3d16_UPD, false, true, true, SingleSpc, 3, 4 ,true},
282 { ARM::VST3d32Pseudo, ARM::VST3d32, false, false, false, SingleSpc, 3, 2 ,true},
283 { ARM::VST3d32Pseudo_UPD, ARM::VST3d32_UPD, false, true, true, SingleSpc, 3, 2 ,true},
284 { ARM::VST3d8Pseudo, ARM::VST3d8, false, false, false, SingleSpc, 3, 8 ,true},
285 { ARM::VST3d8Pseudo_UPD, ARM::VST3d8_UPD, false, true, true, SingleSpc, 3, 8 ,true},
287 { ARM::VST3q16Pseudo_UPD, ARM::VST3q16_UPD, false, true, true, EvenDblSpc, 3, 4 ,true},
288 { ARM::VST3q16oddPseudo, ARM::VST3q16, false, false, false, OddDblSpc, 3, 4 ,true},
289 { ARM::VST3q16oddPseudo_UPD, ARM::VST3q16_UPD, false, true, true, OddDblSpc, 3, 4 ,true},
290 { ARM::VST3q32Pseudo_UPD, ARM::VST3q32_UPD, false, true, true, EvenDblSpc, 3, 2 ,true},
291 { ARM::VST3q32oddPseudo, ARM::VST3q32, false, false, false, OddDblSpc, 3, 2 ,true},
292 { ARM::VST3q32oddPseudo_UPD, ARM::VST3q32_UPD, false, true, true, OddDblSpc, 3, 2 ,true},
293 { ARM::VST3q8Pseudo_UPD, ARM::VST3q8_UPD, false, true, true, EvenDblSpc, 3, 8 ,true},
294 { ARM::VST3q8oddPseudo, ARM::VST3q8, false, false, false, OddDblSpc, 3, 8 ,true},
295 { ARM::VST3q8oddPseudo_UPD, ARM::VST3q8_UPD, false, true, true, OddDblSpc, 3, 8 ,true},
297 { ARM::VST4LNd16Pseudo, ARM::VST4LNd16, false, false, false, SingleSpc, 4, 4 ,true},
298 { ARM::VST4LNd16Pseudo_UPD, ARM::VST4LNd16_UPD, false, true, true, SingleSpc, 4, 4 ,true},
299 { ARM::VST4LNd32Pseudo, ARM::VST4LNd32, false, false, false, SingleSpc, 4, 2 ,true},
300 { ARM::VST4LNd32Pseudo_UPD, ARM::VST4LNd32_UPD, false, true, true, SingleSpc, 4, 2 ,true},
301 { ARM::VST4LNd8Pseudo, ARM::VST4LNd8, false, false, false, SingleSpc, 4, 8 ,true},
302 { ARM::VST4LNd8Pseudo_UPD, ARM::VST4LNd8_UPD, false, true, true, SingleSpc, 4, 8 ,true},
303 { ARM::VST4LNq16Pseudo, ARM::VST4LNq16, false, false, false, EvenDblSpc, 4, 4,true},
304 { ARM::VST4LNq16Pseudo_UPD, ARM::VST4LNq16_UPD, false, true, true, EvenDblSpc, 4, 4,true},
305 { ARM::VST4LNq32Pseudo, ARM::VST4LNq32, false, false, false, EvenDblSpc, 4, 2,true},
306 { ARM::VST4LNq32Pseudo_UPD, ARM::VST4LNq32_UPD, false, true, true, EvenDblSpc, 4, 2,true},
308 { ARM::VST4d16Pseudo, ARM::VST4d16, false, false, false, SingleSpc, 4, 4 ,true},
309 { ARM::VST4d16Pseudo_UPD, ARM::VST4d16_UPD, false, true, true, SingleSpc, 4, 4 ,true},
310 { ARM::VST4d32Pseudo, ARM::VST4d32, false, false, false, SingleSpc, 4, 2 ,true},
311 { ARM::VST4d32Pseudo_UPD, ARM::VST4d32_UPD, false, true, true, SingleSpc, 4, 2 ,true},
312 { ARM::VST4d8Pseudo, ARM::VST4d8, false, false, false, SingleSpc, 4, 8 ,true},
313 { ARM::VST4d8Pseudo_UPD, ARM::VST4d8_UPD, false, true, true, SingleSpc, 4, 8 ,true},
315 { ARM::VST4q16Pseudo_UPD, ARM::VST4q16_UPD, false, true, true, EvenDblSpc, 4, 4 ,true},
316 { ARM::VST4q16oddPseudo, ARM::VST4q16, false, false, false, OddDblSpc, 4, 4 ,true},
317 { ARM::VST4q16oddPseudo_UPD, ARM::VST4q16_UPD, false, true, true, OddDblSpc, 4, 4 ,true},
318 { ARM::VST4q32Pseudo_UPD, ARM::VST4q32_UPD, false, true, true, EvenDblSpc, 4, 2 ,true},
319 { ARM::VST4q32oddPseudo, ARM::VST4q32, false, false, false, OddDblSpc, 4, 2 ,true},
320 { ARM::VST4q32oddPseudo_UPD, ARM::VST4q32_UPD, false, true, true, OddDblSpc, 4, 2 ,true},
321 { ARM::VST4q8Pseudo_UPD, ARM::VST4q8_UPD, false, true, true, EvenDblSpc, 4, 8 ,true},
322 { ARM::VST4q8oddPseudo, ARM::VST4q8, false, false, false, OddDblSpc, 4, 8 ,true},
323 { ARM::VST4q8oddPseudo_UPD, ARM::VST4q8_UPD, false, true, true, OddDblSpc, 4, 8 ,true}
356 D0 = TRI->getSubReg(Reg, ARM::dsub_0);
357 D1 = TRI->getSubReg(Reg, ARM::dsub_1);
358 D2 = TRI->getSubReg(Reg, ARM::dsub_2);
359 D3 = TRI->getSubReg(Reg, ARM::dsub_3);
361 D0 = TRI->getSubReg(Reg, ARM::dsub_0);
362 D1 = TRI->getSubReg(Reg, ARM::dsub_2);
363 D2 = TRI->getSubReg(Reg, ARM::dsub_4);
364 D3 = TRI->getSubReg(Reg, ARM::dsub_6);
367 D0 = TRI->getSubReg(Reg, ARM::dsub_1);
368 D1 = TRI->getSubReg(Reg, ARM::dsub_3);
369 D2 = TRI->getSubReg(Reg, ARM::dsub_5);
370 D3 = TRI->getSubReg(Reg, ARM::dsub_7);
621 bool isCC = Opcode == ARM::MOVCCi32imm || Opcode == ARM::t2MOVCCi32imm;
626 (Opcode == ARM::MOVi32imm || Opcode == ARM::MOVCCi32imm)) {
628 LO16 = BuildMI(MBB, MBBI, MI.getDebugLoc(), TII->get(ARM::MOVi), DstReg);
629 HI16 = BuildMI(MBB, MBBI, MI.getDebugLoc(), TII->get(ARM::ORRri))
650 if (Opcode == ARM::t2MOVi32imm || Opcode == ARM::t2MOVCCi32imm) {
651 LO16Opc = ARM::t2MOVi16;
652 HI16Opc = ARM::t2MOVTi16;
654 LO16Opc = ARM::MOVi16;
655 HI16Opc = ARM::MOVTi16;
692 case ARM::VMOVScc:
693 case ARM::VMOVDcc: {
694 unsigned newOpc = Opcode == ARM::VMOVScc ? ARM::VMOVS : ARM::VMOVD;
704 case ARM::t2MOVCCr:
705 case ARM::MOVCCr: {
706 unsigned Opc = AFI->isThumbFunction() ? ARM::t2MOVr : ARM::MOVr;
717 case ARM::MOVCCsi: {
718 BuildMI(MBB, MBBI, MI.getDebugLoc(), TII->get(ARM::MOVsi),
729 case ARM::MOVCCsr: {
730 BuildMI(MBB, MBBI, MI.getDebugLoc(), TII->get(ARM::MOVsr),
742 case ARM::t2MOVCCi16:
743 case ARM::MOVCCi16: {
744 unsigned NewOpc = AFI->isThumbFunction() ? ARM::t2MOVi16 : ARM::MOVi16;
753 case ARM::t2MOVCCi:
754 case ARM::MOVCCi: {
755 unsigned Opc = AFI->isThumbFunction() ? ARM::t2MOVi : ARM::MOVi;
766 case ARM::t2MVNCCi:
767 case ARM::MVNCCi: {
768 unsigned Opc = AFI->isThumbFunction() ? ARM::t2MVNi : ARM::MVNi;
779 case ARM::t2MOVCClsl:
780 case ARM::t2MOVCClsr:
781 case ARM::t2MOVCCasr:
782 case ARM::t2MOVCCror: {
785 case ARM::t2MOVCClsl: NewOpc = ARM::t2LSLri; break;
786 case ARM::t2MOVCClsr: NewOpc = ARM::t2LSRri; break;
787 case ARM::t2MOVCCasr: NewOpc = ARM::t2ASRri; break;
788 case ARM::t2MOVCCror: NewOpc = ARM::t2RORri; break;
801 case ARM::Int_eh_sjlj_dispatchsetup: {
816 emitT2RegPlusImmediate(MBB, MBBI, MI.getDebugLoc(), ARM::R6,
819 emitThumbRegPlusImmediate(MBB, MBBI, MI.getDebugLoc(), ARM::R6,
822 emitARMRegPlusImmediate(MBB, MBBI, MI.getDebugLoc(), ARM::R6,
833 ARM::t2BICri : ARM::BICri;
835 TII->get(bicOpc), ARM::R6)
836 .addReg(ARM::R6, RegState::Kill)
845 case ARM::MOVsrl_flag:
846 case ARM::MOVsra_flag: {
848 AddDefaultPred(BuildMI(MBB, MBBI, MI.getDebugLoc(), TII->get(ARM::MOVsi),
851 .addImm(ARM_AM::getSORegOpc((Opcode == ARM::MOVsrl_flag ?
854 .addReg(ARM::CPSR, RegState::Define);
858 case ARM::RRX: {
861 AddDefaultPred(BuildMI(MBB, MBBI, MI.getDebugLoc(),TII->get(ARM::MOVsi),
870 case ARM::tTPsoft:
871 case ARM::TPsoft: {
874 TII->get(Opcode == ARM::tTPsoft ? ARM::tBL : ARM::BL))
882 case ARM::tLDRpci_pic:
883 case ARM::t2LDRpci_pic: {
884 unsigned NewLdOpc = (Opcode == ARM::tLDRpci_pic)
885 ? ARM::tLDRpci : ARM::t2LDRpci;
894 TII->get(ARM::tPICADD))
903 case ARM::MOV_ga_dyn:
904 case ARM::MOV_ga_pcrel:
905 case ARM::MOV_ga_pcrel_ldr:
906 case ARM::t2MOV_ga_dyn:
907 case ARM::t2MOV_ga_pcrel: {
915 bool isARM = (Opcode != ARM::t2MOV_ga_pcrel && Opcode!=ARM::t2MOV_ga_dyn);
916 bool isPIC = (Opcode != ARM::MOV_ga_dyn && Opcode != ARM::t2MOV_ga_dyn);
917 unsigned LO16Opc = isARM ? ARM::MOVi16_ga_pcrel : ARM::t2MOVi16_ga_pcrel;
918 unsigned HI16Opc = isARM ? ARM::MOVTi16_ga_pcrel :ARM::t2MOVTi16_ga_pcrel;
924 ? (Opcode == ARM::MOV_ga_pcrel_ldr ? ARM::PICLDR : ARM::PICADD)
925 : ARM::tPICADD;
947 if (Opcode == ARM::MOV_ga_pcrel_ldr)
955 case ARM::MOVi32imm:
956 case ARM::MOVCCi32imm:
957 case ARM::t2MOVi32imm:
958 case ARM::t2MOVCCi32imm:
962 case ARM::SUBS_PC_LR: {
964 BuildMI(MBB, MBBI, MI.getDebugLoc(), TII->get(ARM::SUBri), ARM::PC)
965 .addReg(ARM::LR)
969 .addReg(ARM::CPSR, RegState::Undef);
974 case ARM::VLDMQIA: {
975 unsigned NewOpc = ARM::VLDMDIA;
992 unsigned D0 = TRI->getSubReg(DstReg, ARM::dsub_0);
993 unsigned D1 = TRI->getSubReg(DstReg, ARM::dsub_1);
1005 case ARM::VSTMQIA: {
1006 unsigned NewOpc = ARM::VSTMDIA;
1023 unsigned D0 = TRI->getSubReg(SrcReg, ARM::dsub_0);
1024 unsigned D1 = TRI->getSubReg(SrcReg, ARM::dsub_1);
1035 case ARM::VDUPfqf:
1036 case ARM::VDUPfdf:{
1037 unsigned NewOpc = Opcode == ARM::VDUPfqf ? ARM::VDUPLN32q :
1038 ARM::VDUPLN32d;
1045 Lane & 1 ? ARM::ssub_1 : ARM::ssub_0,
1046 &ARM::DPR_VFP2RegClass);
1063 case ARM::VLD2q8Pseudo:
1064 case ARM::VLD2q16Pseudo:
1065 case ARM::VLD2q32Pseudo:
1066 case ARM::VLD2q8PseudoWB_fixed:
1067 case ARM::VLD2q16PseudoWB_fixed:
1068 case ARM::VLD2q32PseudoWB_fixed:
1069 case ARM::VLD2q8PseudoWB_register:
1070 case ARM::VLD2q16PseudoWB_register:
1071 case ARM::VLD2q32PseudoWB_register:
1072 case ARM::VLD3d8Pseudo:
1073 case ARM::VLD3d16Pseudo:
1074 case ARM::VLD3d32Pseudo:
1075 case ARM::VLD1d64TPseudo:
1076 case ARM::VLD1d64TPseudoWB_fixed:
1077 case ARM::VLD3d8Pseudo_UPD:
1078 case ARM::VLD3d16Pseudo_UPD:
1079 case ARM::VLD3d32Pseudo_UPD:
1080 case ARM::VLD3q8Pseudo_UPD:
1081 case ARM::VLD3q16Pseudo_UPD:
1082 case ARM::VLD3q32Pseudo_UPD:
1083 case ARM::VLD3q8oddPseudo:
1084 case ARM::VLD3q16oddPseudo:
1085 case ARM::VLD3q32oddPseudo:
1086 case ARM::VLD3q8oddPseudo_UPD:
1087 case ARM::VLD3q16oddPseudo_UPD:
1088 case ARM::VLD3q32oddPseudo_UPD:
1089 case ARM::VLD4d8Pseudo:
1090 case ARM::VLD4d16Pseudo:
1091 case ARM::VLD4d32Pseudo:
1092 case ARM::VLD1d64QPseudo:
1093 case ARM::VLD1d64QPseudoWB_fixed:
1094 case ARM::VLD4d8Pseudo_UPD:
1095 case ARM::VLD4d16Pseudo_UPD:
1096 case ARM::VLD4d32Pseudo_UPD:
1097 case ARM::VLD4q8Pseudo_UPD:
1098 case ARM::VLD4q16Pseudo_UPD:
1099 case ARM::VLD4q32Pseudo_UPD:
1100 case ARM::VLD4q8oddPseudo:
1101 case ARM::VLD4q16oddPseudo:
1102 case ARM::VLD4q32oddPseudo:
1103 case ARM::VLD4q8oddPseudo_UPD:
1104 case ARM::VLD4q16oddPseudo_UPD:
1105 case ARM::VLD4q32oddPseudo_UPD:
1106 case ARM::VLD3DUPd8Pseudo:
1107 case ARM::VLD3DUPd16Pseudo:
1108 case ARM::VLD3DUPd32Pseudo:
1109 case ARM::VLD3DUPd8Pseudo_UPD:
1110 case ARM::VLD3DUPd16Pseudo_UPD:
1111 case ARM::VLD3DUPd32Pseudo_UPD:
1112 case ARM::VLD4DUPd8Pseudo:
1113 case ARM::VLD4DUPd16Pseudo:
1114 case ARM::VLD4DUPd32Pseudo:
1115 case ARM::VLD4DUPd8Pseudo_UPD:
1116 case ARM::VLD4DUPd16Pseudo_UPD:
1117 case ARM::VLD4DUPd32Pseudo_UPD:
1121 case ARM::VST2q8Pseudo:
1122 case ARM::VST2q16Pseudo:
1123 case ARM::VST2q32Pseudo:
1124 case ARM::VST2q8PseudoWB_fixed:
1125 case ARM::VST2q16PseudoWB_fixed:
1126 case ARM::VST2q32PseudoWB_fixed:
1127 case ARM::VST2q8PseudoWB_register:
1128 case ARM::VST2q16PseudoWB_register:
1129 case ARM::VST2q32PseudoWB_register:
1130 case ARM::VST3d8Pseudo:
1131 case ARM::VST3d16Pseudo:
1132 case ARM::VST3d32Pseudo:
1133 case ARM::VST1d64TPseudo:
1134 case ARM::VST3d8Pseudo_UPD:
1135 case ARM::VST3d16Pseudo_UPD:
1136 case ARM::VST3d32Pseudo_UPD:
1137 case ARM::VST1d64TPseudoWB_fixed:
1138 case ARM::VST1d64TPseudoWB_register:
1139 case ARM::VST3q8Pseudo_UPD:
1140 case ARM::VST3q16Pseudo_UPD:
1141 case ARM::VST3q32Pseudo_UPD:
1142 case ARM::VST3q8oddPseudo:
1143 case ARM::VST3q16oddPseudo:
1144 case ARM::VST3q32oddPseudo:
1145 case ARM::VST3q8oddPseudo_UPD:
1146 case ARM::VST3q16oddPseudo_UPD:
1147 case ARM::VST3q32oddPseudo_UPD:
1148 case ARM::VST4d8Pseudo:
1149 case ARM::VST4d16Pseudo:
1150 case ARM::VST4d32Pseudo:
1151 case ARM::VST1d64QPseudo:
1152 case ARM::VST4d8Pseudo_UPD:
1153 case ARM::VST4d16Pseudo_UPD:
1154 case ARM::VST4d32Pseudo_UPD:
1155 case ARM::VST1d64QPseudoWB_fixed:
1156 case ARM::VST1d64QPseudoWB_register:
1157 case ARM::VST4q8Pseudo_UPD:
1158 case ARM::VST4q16Pseudo_UPD:
1159 case ARM::VST4q32Pseudo_UPD:
1160 case ARM::VST4q8oddPseudo:
1161 case ARM::VST4q16oddPseudo:
1162 case ARM::VST4q32oddPseudo:
1163 case ARM::VST4q8oddPseudo_UPD:
1164 case ARM::VST4q16oddPseudo_UPD:
1165 case ARM::VST4q32oddPseudo_UPD:
1169 case ARM::VLD1LNq8Pseudo:
1170 case ARM::VLD1LNq16Pseudo:
1171 case ARM::VLD1LNq32Pseudo:
1172 case ARM::VLD1LNq8Pseudo_UPD:
1173 case ARM::VLD1LNq16Pseudo_UPD:
1174 case ARM::VLD1LNq32Pseudo_UPD:
1175 case ARM::VLD2LNd8Pseudo:
1176 case ARM::VLD2LNd16Pseudo:
1177 case ARM::VLD2LNd32Pseudo:
1178 case ARM::VLD2LNq16Pseudo:
1179 case ARM::VLD2LNq32Pseudo:
1180 case ARM::VLD2LNd8Pseudo_UPD:
1181 case ARM::VLD2LNd16Pseudo_UPD:
1182 case ARM::VLD2LNd32Pseudo_UPD:
1183 case ARM::VLD2LNq16Pseudo_UPD:
1184 case ARM::VLD2LNq32Pseudo_UPD:
1185 case ARM::VLD3LNd8Pseudo:
1186 case ARM::VLD3LNd16Pseudo:
1187 case ARM::VLD3LNd32Pseudo:
1188 case ARM::VLD3LNq16Pseudo:
1189 case ARM::VLD3LNq32Pseudo:
1190 case ARM::VLD3LNd8Pseudo_UPD:
1191 case ARM::VLD3LNd16Pseudo_UPD:
1192 case ARM::VLD3LNd32Pseudo_UPD:
1193 case ARM::VLD3LNq16Pseudo_UPD:
1194 case ARM::VLD3LNq32Pseudo_UPD:
1195 case ARM::VLD4LNd8Pseudo:
1196 case ARM::VLD4LNd16Pseudo:
1197 case ARM::VLD4LNd32Pseudo:
1198 case ARM::VLD4LNq16Pseudo:
1199 case ARM::VLD4LNq32Pseudo:
1200 case ARM::VLD4LNd8Pseudo_UPD:
1201 case ARM::VLD4LNd16Pseudo_UPD:
1202 case ARM::VLD4LNd32Pseudo_UPD:
1203 case ARM::VLD4LNq16Pseudo_UPD:
1204 case ARM::VLD4LNq32Pseudo_UPD:
1205 case ARM::VST1LNq8Pseudo:
1206 case ARM::VST1LNq16Pseudo:
1207 case ARM::VST1LNq32Pseudo:
1208 case ARM::VST1LNq8Pseudo_UPD:
1209 case ARM::VST1LNq16Pseudo_UPD:
1210 case ARM::VST1LNq32Pseudo_UPD:
1211 case ARM::VST2LNd8Pseudo:
1212 case ARM::VST2LNd16Pseudo:
1213 case ARM::VST2LNd32Pseudo:
1214 case ARM::VST2LNq16Pseudo:
1215 case ARM::VST2LNq32Pseudo:
1216 case ARM::VST2LNd8Pseudo_UPD:
1217 case ARM::VST2LNd16Pseudo_UPD:
1218 case ARM::VST2LNd32Pseudo_UPD:
1219 case ARM::VST2LNq16Pseudo_UPD:
1220 case ARM::VST2LNq32Pseudo_UPD:
1221 case ARM::VST3LNd8Pseudo:
1222 case ARM::VST3LNd16Pseudo:
1223 case ARM::VST3LNd32Pseudo:
1224 case ARM::VST3LNq16Pseudo:
1225 case ARM::VST3LNq32Pseudo:
1226 case ARM::VST3LNd8Pseudo_UPD:
1227 case ARM::VST3LNd16Pseudo_UPD:
1228 case ARM::VST3LNd32Pseudo_UPD:
1229 case ARM::VST3LNq16Pseudo_UPD:
1230 case ARM::VST3LNq32Pseudo_UPD:
1231 case ARM::VST4LNd8Pseudo:
1232 case ARM::VST4LNd16Pseudo:
1233 case ARM::VST4LNd32Pseudo:
1234 case ARM::VST4LNq16Pseudo:
1235 case ARM::VST4LNq32Pseudo:
1236 case ARM::VST4LNd8Pseudo_UPD:
1237 case ARM::VST4LNd16Pseudo_UPD:
1238 case ARM::VST4LNd32Pseudo_UPD:
1239 case ARM::VST4LNq16Pseudo_UPD:
1240 case ARM::VST4LNq32Pseudo_UPD:
1244 case ARM::VTBL3Pseudo: ExpandVTBL(MBBI, ARM::VTBL3, false); return true;
1245 case ARM::VTBL4Pseudo: ExpandVTBL(MBBI, ARM::VTBL4, false); return true;
1246 case ARM::VTBX3Pseudo: ExpandVTBL(MBBI, ARM::VTBX3, true); return true;
1247 case ARM::VTBX4Pseudo: ExpandVTBL(MBBI, ARM::VTBX4, true); return true;
1276 MF.verify(this, "After expanding ARM pseudo instructions.");