Lines Matching refs:aty_ld_le32
158 temp = aty_ld_le32(LCD_INDEX, par);
168 return aty_ld_le32(lt_lcd_regs[index], par);
173 temp = aty_ld_le32(LCD_INDEX, par);
176 return aty_ld_le32(LCD_DATA, par);
452 chip_id = aty_ld_le32(CNFG_CHIP_ID, par);
600 i = aty_ld_le32(GP_IO, par); /* get primary sense value */
606 i = aty_ld_le32(GP_IO, par);
613 i = aty_ld_le32(GP_IO, par);
620 sense |= (aty_ld_le32(GP_IO, par) & 0x3000) >> 12;
638 crtc->lcd_index = aty_ld_le32(LCD_INDEX, par);
656 crtc->h_tot_disp = aty_ld_le32(CRTC_H_TOTAL_DISP, par);
657 crtc->h_sync_strt_wid = aty_ld_le32(CRTC_H_SYNC_STRT_WID, par);
658 crtc->v_tot_disp = aty_ld_le32(CRTC_V_TOTAL_DISP, par);
659 crtc->v_sync_strt_wid = aty_ld_le32(CRTC_V_SYNC_STRT_WID, par);
660 crtc->vline_crnt_vline = aty_ld_le32(CRTC_VLINE_CRNT_VLINE, par);
661 crtc->off_pitch = aty_ld_le32(CRTC_OFF_PITCH, par);
662 crtc->gen_cntl = aty_ld_le32(CRTC_GEN_CNTL, par);
670 crtc->shadow_h_tot_disp = aty_ld_le32(CRTC_H_TOTAL_DISP, par);
671 crtc->shadow_h_sync_strt_wid = aty_ld_le32(CRTC_H_SYNC_STRT_WID, par);
672 crtc->shadow_v_tot_disp = aty_ld_le32(CRTC_V_TOTAL_DISP, par);
673 crtc->shadow_v_sync_strt_wid = aty_ld_le32(CRTC_V_SYNC_STRT_WID, par);
767 aty_ld_le32(LCD_INDEX, par);
876 u32 lcd_index = aty_ld_le32(LCD_INDEX, par);
1013 /* crtc->gen_cntl = aty_ld_le32(CRTC_GEN_CNTL, par) & CRTC_PRESERVED_MASK; */
1133 crtc->gen_cntl |= (aty_ld_le32(CRTC_GEN_CNTL, par) & CRTC_FIFO_LWM);
1381 tmp = aty_ld_le32(MEM_CNTL, par) & 0xf0ffffff;
1395 tmp = aty_ld_le32(MEM_CNTL, par) & 0xf00fffff;
1423 aty_st_le32(EXT_MEM_CNTL, aty_ld_le32(EXT_MEM_CNTL, par) | 0x5000001, par);
1457 printk(" %08X", aty_ld_le32(i, par));
1579 int_cntl = aty_ld_le32(CRTC_INT_CNTL, par);
1609 int_cntl = aty_ld_le32(CRTC_INT_CNTL, par) & CRTC_INT_EN_MASK;
1617 int_cntl = aty_ld_le32(CRTC_INT_CNTL, par) & CRTC_INT_EN_MASK;
1641 int_cntl = aty_ld_le32(CRTC_INT_CNTL, par) & CRTC_INT_EN_MASK;
2097 aty_ld_le32(BUS_CNTL, par) | BUS_APER_REG_DIS, par);
2325 stat0 = aty_ld_le32(CNFG_STAT0, par);
2329 dac_type = (aty_ld_le32(DAC_CNTL, par) >> 16) & 0x07;
2383 par->ram_type = (aty_ld_le32(CNFG_STAT0, par) & 0x07);
2448 par->mem_cntl = aty_ld_le32(MEM_CNTL, par);
2498 if (aty_ld_le32(CNFG_STAT1, par) & 0x40000000)
2556 aty_ld_le32(BUS_CNTL, par),
2557 aty_ld_le32(DAC_CNTL, par),
2558 aty_ld_le32(MEM_CNTL, par),
2559 aty_ld_le32(EXT_MEM_CNTL, par),
2560 aty_ld_le32(CRTC_GEN_CNTL, par),
2561 aty_ld_le32(DSP_CONFIG, par),
2562 aty_ld_le32(DSP_ON_OFF, par),
2563 aty_ld_le32(CLOCK_CNTL, par));
2589 aty_st_le32(BUS_CNTL, aty_ld_le32(BUS_CNTL, par) |
2799 gen_cntl = aty_ld_le32(CRTC_GEN_CNTL, par);
3020 mem = aty_ld_le32(MEM_CNTL, par);
3021 chip_id = aty_ld_le32(CNFG_CHIP_ID, par);
3039 if ((aty_ld_le32(CNFG_STAT0, par) & 7) >= SDRAM)
3074 crtc.h_tot_disp = aty_ld_le32(CRTC_H_TOTAL_DISP, par);
3075 crtc.h_sync_strt_wid = aty_ld_le32(CRTC_H_SYNC_STRT_WID, par);
3076 crtc.v_tot_disp = aty_ld_le32(CRTC_V_TOTAL_DISP, par);
3077 crtc.v_sync_strt_wid = aty_ld_le32(CRTC_V_SYNC_STRT_WID, par);
3078 crtc.gen_cntl = aty_ld_le32(CRTC_GEN_CNTL, par);
3374 rom_addr = 0xc0000 + ((aty_ld_le32(SCRATCH_REG1, par) & 0x7f) << 11);
3479 if (!(aty_ld_le32(CRTC_GEN_CNTL, par) & CRTC_EXT_DISP_EN))
3645 clock_r = aty_ld_le32(CLOCK_CNTL, par);
3663 switch (aty_ld_le32(CNFG_CHIP_ID, par) & CFG_CHIP_TYPE) {