Lines Matching refs:S5P_CLKREG
18 #define S5P_CLKREG(x) (S3C_VA_SYS + (x))
20 #define S5P_APLL_LOCK S5P_CLKREG(0x00)
21 #define S5P_MPLL_LOCK S5P_CLKREG(0x08)
22 #define S5P_EPLL_LOCK S5P_CLKREG(0x10)
23 #define S5P_VPLL_LOCK S5P_CLKREG(0x20)
25 #define S5P_APLL_CON S5P_CLKREG(0x100)
26 #define S5P_MPLL_CON S5P_CLKREG(0x108)
27 #define S5P_EPLL_CON S5P_CLKREG(0x110)
28 #define S5P_VPLL_CON S5P_CLKREG(0x120)
30 #define S5P_CLK_SRC0 S5P_CLKREG(0x200)
31 #define S5P_CLK_SRC1 S5P_CLKREG(0x204)
32 #define S5P_CLK_SRC2 S5P_CLKREG(0x208)
33 #define S5P_CLK_SRC3 S5P_CLKREG(0x20C)
34 #define S5P_CLK_SRC4 S5P_CLKREG(0x210)
35 #define S5P_CLK_SRC5 S5P_CLKREG(0x214)
36 #define S5P_CLK_SRC6 S5P_CLKREG(0x218)
38 #define S5P_CLK_SRC_MASK0 S5P_CLKREG(0x280)
39 #define S5P_CLK_SRC_MASK1 S5P_CLKREG(0x284)
41 #define S5P_CLK_DIV0 S5P_CLKREG(0x300)
42 #define S5P_CLK_DIV1 S5P_CLKREG(0x304)
43 #define S5P_CLK_DIV2 S5P_CLKREG(0x308)
44 #define S5P_CLK_DIV3 S5P_CLKREG(0x30C)
45 #define S5P_CLK_DIV4 S5P_CLKREG(0x310)
46 #define S5P_CLK_DIV5 S5P_CLKREG(0x314)
47 #define S5P_CLK_DIV6 S5P_CLKREG(0x318)
49 #define S5P_CLKGATE_IP3 S5P_CLKREG(0x46C)
54 #define S5P_CLK_OUT S5P_CLKREG(0x500)
56 #define S5P_CLK_DIV_STAT0 S5P_CLKREG(0x1000)
57 #define S5P_CLK_DIV_STAT1 S5P_CLKREG(0x1004)
59 #define S5P_CLK_MUX_STAT0 S5P_CLKREG(0x1100)
60 #define S5P_CLK_MUX_STAT1 S5P_CLKREG(0x1104)
62 #define S5P_MDNIE_SEL S5P_CLKREG(0x7008)