Lines Matching refs:S5P_CLKREG
18 #define S5P_CLKREG(x) (S3C_VA_SYS + (x))
20 #define S5P_APLL_LOCK S5P_CLKREG(0x00)
21 #define S5P_MPLL_LOCK S5P_CLKREG(0x04)
22 #define S5P_EPLL_LOCK S5P_CLKREG(0x08)
23 #define S5P_APLL_CON S5P_CLKREG(0x0C)
24 #define S5P_MPLL_CON S5P_CLKREG(0x10)
25 #define S5P_EPLL_CON S5P_CLKREG(0x14)
26 #define S5P_EPLL_CON_K S5P_CLKREG(0x18)
27 #define S5P_CLK_SRC0 S5P_CLKREG(0x1C)
28 #define S5P_CLK_DIV0 S5P_CLKREG(0x20)
29 #define S5P_CLK_DIV1 S5P_CLKREG(0x24)
30 #define S5P_CLK_DIV2 S5P_CLKREG(0x28)
31 #define S5P_CLK_OUT S5P_CLKREG(0x2C)
32 #define S5P_CLK_GATE_HCLK0 S5P_CLKREG(0x30)
33 #define S5P_CLK_GATE_PCLK S5P_CLKREG(0x34)
34 #define S5P_CLK_GATE_SCLK0 S5P_CLKREG(0x38)
35 #define S5P_CLK_GATE_MEM0 S5P_CLKREG(0x3C)
36 #define S5P_CLK_DIV3 S5P_CLKREG(0x40)
37 #define S5P_CLK_GATE_HCLK1 S5P_CLKREG(0x44)
38 #define S5P_CLK_GATE_SCLK1 S5P_CLKREG(0x48)
39 #define S5P_AHB_CON0 S5P_CLKREG(0x100)
40 #define S5P_CLK_SRC1 S5P_CLKREG(0x10C)
41 #define S5P_SWRESET S5P_CLKREG(0x114)
42 #define S5P_SYS_ID S5P_CLKREG(0x118)
43 #define S5P_SYS_OTHERS S5P_CLKREG(0x11C)
44 #define S5P_MEM_CFG_STAT S5P_CLKREG(0x12C)
45 #define S5P_PWR_CFG S5P_CLKREG(0x804)
46 #define S5P_EINT_WAKEUP_MASK S5P_CLKREG(0x808)
47 #define S5P_NORMAL_CFG S5P_CLKREG(0x810)
48 #define S5P_STOP_CFG S5P_CLKREG(0x814)
49 #define S5P_SLEEP_CFG S5P_CLKREG(0x818)
50 #define S5P_OSC_FREQ S5P_CLKREG(0x820)
51 #define S5P_OSC_STABLE S5P_CLKREG(0x824)
52 #define S5P_PWR_STABLE S5P_CLKREG(0x828)
53 #define S5P_MTC_STABLE S5P_CLKREG(0x830)
54 #define S5P_OTHERS S5P_CLKREG(0x900)
55 #define S5P_RST_STAT S5P_CLKREG(0x904)
56 #define S5P_WAKEUP_STAT S5P_CLKREG(0x908)
57 #define S5P_SLPEN S5P_CLKREG(0x930)
58 #define S5P_INFORM0 S5P_CLKREG(0xA00)
59 #define S5P_INFORM1 S5P_CLKREG(0xA04)
60 #define S5P_INFORM2 S5P_CLKREG(0xA08)
61 #define S5P_INFORM3 S5P_CLKREG(0xA0C)