Lines Matching refs:MSP_PER_BASE
80 #define MSP_PER_BASE (MSP_MSB_BASE + 0x400000)
104 #define MSP_UART1_BASE (MSP_PER_BASE + 0x030)
106 #define MSP_SPI_BASE (MSP_PER_BASE + 0x058)
108 #define MSP_TWI_BASE (MSP_PER_BASE + 0x090)
110 #define MSP_PTIMER_BASE (MSP_PER_BASE + 0x0F0)
365 #define PER_CTRL_REG regptr(MSP_PER_BASE + 0x50)
367 #define PER_STS_REG regptr(MSP_PER_BASE + 0x54)
371 #define SMPI_TX_SZ_REG regptr(MSP_PER_BASE + 0x58)
373 #define SMPI_RX_SZ_REG regptr(MSP_PER_BASE + 0x5C)
375 #define SMPI_CTL_REG regptr(MSP_PER_BASE + 0x60)
377 #define SMPI_MS_REG regptr(MSP_PER_BASE + 0x64)
379 #define SMPI_CORE_DATA_REG regptr(MSP_PER_BASE + 0xC0)
381 #define SMPI_CORE_CTRL_REG regptr(MSP_PER_BASE + 0xC4)
383 #define SMPI_CORE_STAT_REG regptr(MSP_PER_BASE + 0xC8)
385 #define SMPI_CORE_SSEL_REG regptr(MSP_PER_BASE + 0xCC)
387 #define SMPI_FIFO_REG regptr(MSP_PER_BASE + 0xD0)
391 #define PER_ERR_STS_REG regptr(MSP_PER_BASE + 0x70)
393 #define PER_ERR_MSK_REG regptr(MSP_PER_BASE + 0x74)
395 #define PER_HDR1_REG regptr(MSP_PER_BASE + 0x78)
397 #define PER_HDR2_REG regptr(MSP_PER_BASE + 0x7C)
401 #define PER_INT_STS_REG regptr(MSP_PER_BASE + 0x80)
403 #define PER_INT_MSK_REG regptr(MSP_PER_BASE + 0x84)
405 #define GPIO_INT_STS_REG regptr(MSP_PER_BASE + 0x88)
407 #define GPIO_INT_MSK_REG regptr(MSP_PER_BASE + 0x8C)
411 #define POLO_GPIO_DAT1_REG regptr(MSP_PER_BASE + 0x0E0)
413 #define POLO_GPIO_CFG1_REG regptr(MSP_PER_BASE + 0x0E4)
415 #define POLO_GPIO_CFG2_REG regptr(MSP_PER_BASE + 0x0E8)
417 #define POLO_GPIO_OD1_REG regptr(MSP_PER_BASE + 0x0EC)
419 #define POLO_GPIO_CFG3_REG regptr(MSP_PER_BASE + 0x170)
421 #define POLO_GPIO_DAT2_REG regptr(MSP_PER_BASE + 0x174)
423 #define POLO_GPIO_DAT3_REG regptr(MSP_PER_BASE + 0x178)
425 #define POLO_GPIO_DAT4_REG regptr(MSP_PER_BASE + 0x17C)
427 #define POLO_GPIO_DAT5_REG regptr(MSP_PER_BASE + 0x180)
429 #define POLO_GPIO_DAT6_REG regptr(MSP_PER_BASE + 0x184)
431 #define POLO_GPIO_DAT7_REG regptr(MSP_PER_BASE + 0x188)
433 #define POLO_GPIO_CFG4_REG regptr(MSP_PER_BASE + 0x18C)
435 #define POLO_GPIO_CFG5_REG regptr(MSP_PER_BASE + 0x190)
437 #define POLO_GPIO_CFG6_REG regptr(MSP_PER_BASE + 0x194)
439 #define POLO_GPIO_CFG7_REG regptr(MSP_PER_BASE + 0x198)
441 #define POLO_GPIO_OD2_REG regptr(MSP_PER_BASE + 0x19C)
445 #define GPIO_DATA1_REG regptr(MSP_PER_BASE + 0x170)
447 #define GPIO_DATA2_REG regptr(MSP_PER_BASE + 0x174)
449 #define GPIO_DATA3_REG regptr(MSP_PER_BASE + 0x178)
451 #define GPIO_DATA4_REG regptr(MSP_PER_BASE + 0x17C)
453 #define GPIO_CFG1_REG regptr(MSP_PER_BASE + 0x180)
455 #define GPIO_CFG2_REG regptr(MSP_PER_BASE + 0x184)
457 #define GPIO_CFG3_REG regptr(MSP_PER_BASE + 0x188)
459 #define GPIO_CFG4_REG regptr(MSP_PER_BASE + 0x18C)
461 #define GPIO_OD_REG regptr(MSP_PER_BASE + 0x190)