Lines Matching refs:INT_SEC_BASE
64 #define INT_SEC_BASE (INT_PRI_BASE + 32)
65 #define INT_GPIO1 (INT_SEC_BASE + 0)
66 #define INT_GPIO2 (INT_SEC_BASE + 1)
67 #define INT_GPIO3 (INT_SEC_BASE + 2)
68 #define INT_GPIO4 (INT_SEC_BASE + 3)
69 #define INT_UARTA (INT_SEC_BASE + 4)
70 #define INT_UARTB (INT_SEC_BASE + 5)
71 #define INT_I2C (INT_SEC_BASE + 6)
72 #define INT_SPI (INT_SEC_BASE + 7)
73 #define INT_TWC (INT_SEC_BASE + 8)
74 #define INT_TMR3 (INT_SEC_BASE + 9)
75 #define INT_TMR4 (INT_SEC_BASE + 10)
76 #define INT_FLOW_RSM0 (INT_SEC_BASE + 11)
77 #define INT_FLOW_RSM1 (INT_SEC_BASE + 12)
78 #define INT_SPDIF (INT_SEC_BASE + 13)
79 #define INT_UARTC (INT_SEC_BASE + 14)
80 #define INT_MIPI (INT_SEC_BASE + 15)
81 #define INT_EVENTA (INT_SEC_BASE + 16)
82 #define INT_EVENTB (INT_SEC_BASE + 17)
83 #define INT_EVENTC (INT_SEC_BASE + 18)
84 #define INT_EVENTD (INT_SEC_BASE + 19)
85 #define INT_VFIR (INT_SEC_BASE + 20)
86 #define INT_DVC (INT_SEC_BASE + 21)
87 #define INT_SYS_STATS_MON (INT_SEC_BASE + 22)
88 #define INT_GPIO5 (INT_SEC_BASE + 23)
89 #define INT_CPU0_PMU_INTR (INT_SEC_BASE + 24)
90 #define INT_CPU2_PMU_INTR (INT_SEC_BASE + 25)
91 #define INT_SEC_RES_26 (INT_SEC_BASE + 26)
92 #define INT_S_LINK1 (INT_SEC_BASE + 27)
93 #define INT_APB_DMA_COP (INT_SEC_BASE + 28)
94 #define INT_AHB_DMA_COP (INT_SEC_BASE + 29)
95 #define INT_DMA_TX (INT_SEC_BASE + 30)
96 #define INT_DMA_RX (INT_SEC_BASE + 31)
99 #define INT_TRI_BASE (INT_SEC_BASE + 32)