Lines Matching refs:S5P_CLKREG
18 #define S5P_CLKREG(x) (S5P_VA_CMU + (x))
20 #define S5P_INFORM0 S5P_CLKREG(0x800)
22 #define S5P_EPLL_CON0 S5P_CLKREG(0x0C110)
23 #define S5P_EPLL_CON1 S5P_CLKREG(0x0C114)
24 #define S5P_VPLL_CON0 S5P_CLKREG(0x0C120)
25 #define S5P_VPLL_CON1 S5P_CLKREG(0x0C124)
27 #define S5P_CLKSRC_TOP0 S5P_CLKREG(0x0C210)
28 #define S5P_CLKSRC_TOP1 S5P_CLKREG(0x0C214)
30 #define S5P_CLKSRC_PERIL0 S5P_CLKREG(0x0C250)
32 #define S5P_CLKDIV_TOP S5P_CLKREG(0x0C510)
34 #define S5P_CLKDIV_PERIL0 S5P_CLKREG(0x0C550)
35 #define S5P_CLKDIV_PERIL1 S5P_CLKREG(0x0C554)
36 #define S5P_CLKDIV_PERIL2 S5P_CLKREG(0x0C558)
37 #define S5P_CLKDIV_PERIL3 S5P_CLKREG(0x0C55C)
38 #define S5P_CLKDIV_PERIL4 S5P_CLKREG(0x0C560)
39 #define S5P_CLKDIV_PERIL5 S5P_CLKREG(0x0C564)
41 #define S5P_CLKSRC_MASK_PERIL0 S5P_CLKREG(0x0C350)
43 #define S5P_CLKGATE_IP_PERIL S5P_CLKREG(0x0C950)
45 #define S5P_CLKSRC_CORE S5P_CLKREG(0x10200)
46 #define S5P_CLKDIV_CORE0 S5P_CLKREG(0x10500)
48 #define S5P_APLL_LOCK S5P_CLKREG(0x14000)
49 #define S5P_MPLL_LOCK S5P_CLKREG(0x14004)
50 #define S5P_APLL_CON0 S5P_CLKREG(0x14100)
51 #define S5P_APLL_CON1 S5P_CLKREG(0x14104)
52 #define S5P_MPLL_CON0 S5P_CLKREG(0x14108)
53 #define S5P_MPLL_CON1 S5P_CLKREG(0x1410C)
55 #define S5P_CLKSRC_CPU S5P_CLKREG(0x14200)
56 #define S5P_CLKMUX_STATCPU S5P_CLKREG(0x14400)
58 #define S5P_CLKDIV_CPU S5P_CLKREG(0x14500)
59 #define S5P_CLKDIV_STATCPU S5P_CLKREG(0x14600)
61 #define S5P_CLKGATE_SCLKCPU S5P_CLKREG(0x14800)