| 1/* SPDX-License-Identifier: GPL-2.0 */
|
1/*
2 * This header provides constants for binding nvidia,tegra*-gpio.
3 *
4 * The first cell in Tegra's GPIO specifier is the GPIO ID. The macros below
5 * provide names for this.
6 *
7 * The second cell contains standard flag values specified in gpio.h.
8 */
9
10#ifndef _DT_BINDINGS_GPIO_TEGRA_GPIO_H
11#define _DT_BINDINGS_GPIO_TEGRA_GPIO_H
12
13#include <dt-bindings/gpio/gpio.h>
14
| 2/*
3 * This header provides constants for binding nvidia,tegra*-gpio.
4 *
5 * The first cell in Tegra's GPIO specifier is the GPIO ID. The macros below
6 * provide names for this.
7 *
8 * The second cell contains standard flag values specified in gpio.h.
9 */
10
11#ifndef _DT_BINDINGS_GPIO_TEGRA_GPIO_H
12#define _DT_BINDINGS_GPIO_TEGRA_GPIO_H
13
14#include <dt-bindings/gpio/gpio.h>
15
|
15#define TEGRA_GPIO_BANK_ID_A 0
16#define TEGRA_GPIO_BANK_ID_B 1
17#define TEGRA_GPIO_BANK_ID_C 2
18#define TEGRA_GPIO_BANK_ID_D 3
19#define TEGRA_GPIO_BANK_ID_E 4
20#define TEGRA_GPIO_BANK_ID_F 5
21#define TEGRA_GPIO_BANK_ID_G 6
22#define TEGRA_GPIO_BANK_ID_H 7
23#define TEGRA_GPIO_BANK_ID_I 8
24#define TEGRA_GPIO_BANK_ID_J 9
25#define TEGRA_GPIO_BANK_ID_K 10
26#define TEGRA_GPIO_BANK_ID_L 11
27#define TEGRA_GPIO_BANK_ID_M 12
28#define TEGRA_GPIO_BANK_ID_N 13
29#define TEGRA_GPIO_BANK_ID_O 14
30#define TEGRA_GPIO_BANK_ID_P 15
31#define TEGRA_GPIO_BANK_ID_Q 16
32#define TEGRA_GPIO_BANK_ID_R 17
33#define TEGRA_GPIO_BANK_ID_S 18
34#define TEGRA_GPIO_BANK_ID_T 19
35#define TEGRA_GPIO_BANK_ID_U 20
36#define TEGRA_GPIO_BANK_ID_V 21
37#define TEGRA_GPIO_BANK_ID_W 22
38#define TEGRA_GPIO_BANK_ID_X 23
39#define TEGRA_GPIO_BANK_ID_Y 24
40#define TEGRA_GPIO_BANK_ID_Z 25
41#define TEGRA_GPIO_BANK_ID_AA 26
42#define TEGRA_GPIO_BANK_ID_BB 27
43#define TEGRA_GPIO_BANK_ID_CC 28
44#define TEGRA_GPIO_BANK_ID_DD 29
45#define TEGRA_GPIO_BANK_ID_EE 30
46#define TEGRA_GPIO_BANK_ID_FF 31
| 16#define TEGRA_GPIO_PORT_A 0
17#define TEGRA_GPIO_PORT_B 1
18#define TEGRA_GPIO_PORT_C 2
19#define TEGRA_GPIO_PORT_D 3
20#define TEGRA_GPIO_PORT_E 4
21#define TEGRA_GPIO_PORT_F 5
22#define TEGRA_GPIO_PORT_G 6
23#define TEGRA_GPIO_PORT_H 7
24#define TEGRA_GPIO_PORT_I 8
25#define TEGRA_GPIO_PORT_J 9
26#define TEGRA_GPIO_PORT_K 10
27#define TEGRA_GPIO_PORT_L 11
28#define TEGRA_GPIO_PORT_M 12
29#define TEGRA_GPIO_PORT_N 13
30#define TEGRA_GPIO_PORT_O 14
31#define TEGRA_GPIO_PORT_P 15
32#define TEGRA_GPIO_PORT_Q 16
33#define TEGRA_GPIO_PORT_R 17
34#define TEGRA_GPIO_PORT_S 18
35#define TEGRA_GPIO_PORT_T 19
36#define TEGRA_GPIO_PORT_U 20
37#define TEGRA_GPIO_PORT_V 21
38#define TEGRA_GPIO_PORT_W 22
39#define TEGRA_GPIO_PORT_X 23
40#define TEGRA_GPIO_PORT_Y 24
41#define TEGRA_GPIO_PORT_Z 25
42#define TEGRA_GPIO_PORT_AA 26
43#define TEGRA_GPIO_PORT_BB 27
44#define TEGRA_GPIO_PORT_CC 28
45#define TEGRA_GPIO_PORT_DD 29
46#define TEGRA_GPIO_PORT_EE 30
47#define TEGRA_GPIO_PORT_FF 31
|
47
| 48
|
48#define TEGRA_GPIO(bank, offset) \
49 ((TEGRA_GPIO_BANK_ID_##bank * 8) + offset)
| 49#define TEGRA_GPIO(port, offset) \
50 ((TEGRA_GPIO_PORT_##port * 8) + offset)
|
50
51#endif
| 51
52#endif
|