447c447,448
< if (SrcReg >= PPC::CR0LT || SrcReg <= PPC::CR0UN)
---
> if (SrcReg == PPC::CR0LT || SrcReg == PPC::CR0GT ||
> SrcReg == PPC::CR0EQ || SrcReg == PPC::CR0UN)
449c450,451
< else if (SrcReg >= PPC::CR1LT || SrcReg <= PPC::CR1UN)
---
> else if (SrcReg == PPC::CR1LT || SrcReg == PPC::CR1GT ||
> SrcReg == PPC::CR1EQ || SrcReg == PPC::CR1UN)
451c453,454
< else if (SrcReg >= PPC::CR2LT || SrcReg <= PPC::CR2UN)
---
> else if (SrcReg == PPC::CR2LT || SrcReg == PPC::CR2GT ||
> SrcReg == PPC::CR2EQ || SrcReg == PPC::CR2UN)
453c456,457
< else if (SrcReg >= PPC::CR3LT || SrcReg <= PPC::CR3UN)
---
> else if (SrcReg == PPC::CR3LT || SrcReg == PPC::CR3GT ||
> SrcReg == PPC::CR3EQ || SrcReg == PPC::CR3UN)
455c459,460
< else if (SrcReg >= PPC::CR4LT || SrcReg <= PPC::CR4UN)
---
> else if (SrcReg == PPC::CR4LT || SrcReg == PPC::CR4GT ||
> SrcReg == PPC::CR4EQ || SrcReg == PPC::CR4UN)
457c462,463
< else if (SrcReg >= PPC::CR5LT || SrcReg <= PPC::CR5UN)
---
> else if (SrcReg == PPC::CR5LT || SrcReg == PPC::CR5GT ||
> SrcReg == PPC::CR5EQ || SrcReg == PPC::CR5UN)
459c465,466
< else if (SrcReg >= PPC::CR6LT || SrcReg <= PPC::CR6UN)
---
> else if (SrcReg == PPC::CR6LT || SrcReg == PPC::CR6GT ||
> SrcReg == PPC::CR6EQ || SrcReg == PPC::CR6UN)
461c468,469
< else if (SrcReg >= PPC::CR7LT || SrcReg <= PPC::CR7UN)
---
> else if (SrcReg == PPC::CR7LT || SrcReg == PPC::CR7GT ||
> SrcReg == PPC::CR7EQ || SrcReg == PPC::CR7UN)
590c598,599
< if (DestReg >= PPC::CR0LT || DestReg <= PPC::CR0UN)
---
> if (DestReg == PPC::CR0LT || DestReg == PPC::CR0GT ||
> DestReg == PPC::CR0EQ || DestReg == PPC::CR0UN)
592c601,602
< else if (DestReg >= PPC::CR1LT || DestReg <= PPC::CR1UN)
---
> else if (DestReg == PPC::CR1LT || DestReg == PPC::CR1GT ||
> DestReg == PPC::CR1EQ || DestReg == PPC::CR1UN)
594c604,605
< else if (DestReg >= PPC::CR2LT || DestReg <= PPC::CR2UN)
---
> else if (DestReg == PPC::CR2LT || DestReg == PPC::CR2GT ||
> DestReg == PPC::CR2EQ || DestReg == PPC::CR2UN)
596c607,608
< else if (DestReg >= PPC::CR3LT || DestReg <= PPC::CR3UN)
---
> else if (DestReg == PPC::CR3LT || DestReg == PPC::CR3GT ||
> DestReg == PPC::CR3EQ || DestReg == PPC::CR3UN)
598c610,611
< else if (DestReg >= PPC::CR4LT || DestReg <= PPC::CR4UN)
---
> else if (DestReg == PPC::CR4LT || DestReg == PPC::CR4GT ||
> DestReg == PPC::CR4EQ || DestReg == PPC::CR4UN)
600c613,614
< else if (DestReg >= PPC::CR5LT || DestReg <= PPC::CR5UN)
---
> else if (DestReg == PPC::CR5LT || DestReg == PPC::CR5GT ||
> DestReg == PPC::CR5EQ || DestReg == PPC::CR5UN)
602c616,617
< else if (DestReg >= PPC::CR6LT || DestReg <= PPC::CR6UN)
---
> else if (DestReg == PPC::CR6LT || DestReg == PPC::CR6GT ||
> DestReg == PPC::CR6EQ || DestReg == PPC::CR6UN)
604c619,620
< else if (DestReg >= PPC::CR7LT || DestReg <= PPC::CR7UN)
---
> else if (DestReg == PPC::CR7LT || DestReg == PPC::CR7GT ||
> DestReg == PPC::CR7EQ || DestReg == PPC::CR7UN)
693a710
> bool isUndef = MI->getOperand(1).isUndef();
695c712,714
< .addReg(InReg, getKillRegState(isKill)),
---
> .addReg(InReg,
> getKillRegState(isKill) |
> getUndefRegState(isUndef)),
699a719
> bool isUndef = MI->getOperand(0).isUndef();
703c723,724
< getDeadRegState(isDead)),
---
> getDeadRegState(isDead) |
> getUndefRegState(isUndef)),
710a732
> bool isUndef = MI->getOperand(1).isUndef();
712c734,736
< .addReg(InReg, getKillRegState(isKill)),
---
> .addReg(InReg,
> getKillRegState(isKill) |
> getUndefRegState(isUndef)),
716a741
> bool isUndef = MI->getOperand(0).isUndef();
720c745,746
< getDeadRegState(isDead)),
---
> getDeadRegState(isDead) |
> getUndefRegState(isUndef)),
726a753
> bool isUndef = MI->getOperand(1).isUndef();
728c755,757
< .addReg(InReg, getKillRegState(isKill)),
---
> .addReg(InReg,
> getKillRegState(isKill) |
> getUndefRegState(isUndef)),
732a762
> bool isUndef = MI->getOperand(0).isUndef();
736c766,767
< getDeadRegState(isDead)),
---
> getDeadRegState(isDead) |
> getUndefRegState(isUndef)),
742a774
> bool isUndef = MI->getOperand(1).isUndef();
744c776,778
< .addReg(InReg, getKillRegState(isKill)),
---
> .addReg(InReg,
> getKillRegState(isKill) |
> getUndefRegState(isUndef)),
748a783
> bool isUndef = MI->getOperand(0).isUndef();
752c787,788
< getDeadRegState(isDead)),
---
> getDeadRegState(isDead) |
> getUndefRegState(isUndef)),